[发明专利]内存控制器读选通使能微调寄存器的最小单元计算方法有效
| 申请号： | 201210138318.7 | 申请日： | 2012-05-07 |
| 公开（公告）号： | CN102693197A | 公开（公告）日： | 2012-09-26 |
| 发明（设计）人： | 张福新;吴少刚;周国强;张斌 | 申请（专利权）人： | 江苏中科梦兰电子科技有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 南京知识律师事务所 32207 | 代理人： | 汪旭东 |
| 地址： | 215500 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种内存控制器读选通使能微调寄存器的最小单元计算方法，以实现对读选通使能寄存器的配置。本发明利用的基本原理是内存控制器发出读命令推迟的时间，等于相应内存控制器读选通使能的最晚时机推迟的时间。首先计算不同时钟信号延时值条件下的读选通使能微调寄存器可配置的最大值，再利用上述原理进行计算，求得最终结果。本发明使得某些未直接给出读选通使能微调寄存器最小单元具体值的DDR3内存控制器也能完成读选通使能时机的配置。 | ||
| 搜索关键词： | 内存 控制器 读选通使能 微调 寄存器 最小 单元 计算方法 | ||
【主权项】：
一种内存控制器读选通使能微调寄存器的最小单元计算方法，包括如下步骤：（1）从通道内随机选择一个数据组，用来试验；（2）将读选通使能粗调寄存器设置为（CL+1）* TCK，其中CL为列选通延时，TCK为时钟周期；（3）将该数据组所在的内存芯片所使用的时钟信号的延时寄存器设置为0，时钟信号的延时寄存器最小单元值为TC0；（4）计算时钟信号的延时值设置为0时，读选通使能微调寄存器可配置的最大值0MAX，此时读选通使能寄存器最大值为（CL+1）* TCK +0MAX* TF0，其中TF0为读选通使能微调寄存器的最小单元；（5）将该数据组所在的内存芯片所使用的时钟信号的延时寄存器设置为N；（6）计算时钟信号的延时值设置为N时，读选通使能微调寄存器可配置的最大值NMAX，此时读选通使能寄存器最大值为（CL+1）* TCK +NMAX* TF0；（7）设时钟信号的延时寄存器由0变为N时，内存控制器发出读命令的时间推迟TD，即TD= N* TC0，内存控制器读选通使能的最晚时机也会相应推迟TD，则有：TD = {（CL+1）* TCK +NMAX* TF0}‑{（CL+1）* TCK +0MAX* TF0}=TF0*( NMAX ‑0MAX)；因此得到N* TC0= TF0*( NMAX ‑0MAX)；从而TF0=N* TC0/ ( NMAX‑0MAX)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏中科梦兰电子科技有限公司，未经江苏中科梦兰电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210138318.7/，转载请声明来源钻瓜专利网。
