[发明专利]一种FPGA两级流水线配置电路

摘要

本发明属于FPGA器件技术领域,具体为一种FPGA两级流水线配置电路。该电路由两块FIFO作为配置接口与配置控制逻辑之间的缓冲，配置控制逻辑由配置寄存器组、全局配置控制状态机、位流解析、配置地址产生、帧ECC电路、CRC32电路等组成。下载数据通路由下载FIFO经由下载数据寄存器送达FPGA配置阵列，回读数据通路由FPGA配置阵列经由回读数据寄存器送达回读FIFO。该结构采用两级流水线对数据的下载和回读进行控制，而且数据通路里不存在与数据流动方向相反的反馈握手信号，每条流水线的第一级均以最快速率读取数据,这种结构能够极大地提高数据下载回读的速度和吞吐率。

主权项

一种FPGA两级流水线配置电路，其特征在于采用两条流水线数据通道分别对FPGA进行下载和回读，所述FPGA配置电路包括：下载FIFO模块，回读FIFO模块，全局配置控制状态机，位流解析模块，配置地址产生模块，全局操作寄存器，帧数据输入寄存器，回读数据寄存器，地址寄存器，循环冗余校验模块和帧错误检查和纠正模块；所述配置地址产生模块包括：回读配置地址及控制产生模块和下载配置地址及控制产生模块，以及地址选择器；其中：下载数据通道即流水线1，第一级由下载FIFO模块传输至帧数据输入寄存器，位流解析模块负责下载FIFO模块的读访问以及帧数据输入寄存器使能信号的产生；第二级由帧数据输入寄存器传输至FPGA阵列，下载配置地址及控制产生模块通过检测帧数据输入寄存器使能信号来更新内部地址，下载配置地址及控制产生模块更新地址的方式按照FPGA存储阵列的排列规律执行，它除了产生配置地址外，还产生数据加载和地址有效等控制信号；回读数据通道即流水线2，控制信号由回读配置地址产生及控制模块传输至位流解析模块，第一级由FPGA 阵列传输至回读数据寄存器，回读配置地址及控制产生模块负责对FPGA 阵列的读访问及流速控制，通过记录有效回读数据个数来更新回读地址，其更新的方法和下载配置地址更新的方法一致，其产生的回读数据寄存器使能信号传输给位流解析模块，标志着一个有效数据已经传输至回读数据寄存器；第二级由回读数据寄存器传输至回读FIFO模块，位流解析模块对回读FIFO模块进行写控制，并通过检测回读数据寄存器使能信号记录有效回读数据的数量，在回读结束时跳出回读状态继续读取下载FIFO；配置地址及控制产生模块包括回读配置地址及控制产生模块和下载配置地址及控制产生模块，在初始情况下均以地址寄存器的值作为更新地址的起点，由全局配置控制状态机来选择下载配置地址及控制生成模块或回读配置地址及控制生成模块处于工作状态，并且选择两者地址输出中的一个作为最终的地址输出；全局配置控制状态机通过全局操作寄存器的值来实现对整个配置过程的控制； 整个配置电路通过CRC，帧ECC电路实现对下载或回读数据的检错和纠错。