[实用新型]一种基于FPGA的扩展串口有效
| 申请号： | 201120457115.5 | 申请日： | 2011-11-17 |
| 公开（公告）号： | CN202331441U | 公开（公告）日： | 2012-07-11 |
| 发明（设计）人： | 王泽宽;陈果 | 申请（专利权）人： | 成都可为科技发展有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 成都行之专利代理事务所(普通合伙) 51220 | 代理人： | 谭新民 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公布了一种基于FPGA的扩展串口，RAM的复位信号端口rst、读写信号端口wr、使能信号端口enable、fifo时钟信号端口fifo_clk、fifo复位信号端口fifo_rst、3位地址端口add分别与现场可编程门阵列FPGA匹配连接，双向8位数据口data连接在缓存器RAM和现场可编程门阵列FPGA之间，现场可编程门阵列FPGA为缓存器RAM传输提供的8个中断端口int与缓存器RAM匹配连接，在现场可编程门阵列FPGA上连接有8路全双工串口信号端口txd和rxd、以及时钟信号端口clk。本实用新型代替了传统的并口转串口芯片，并口方式可以自定义，不需要选择有相应并口模式的主机。 | ||
| 搜索关键词： | 一种 基于 fpga 扩展 串口 | ||
【主权项】：
一种基于FPGA的扩展串口，包括现场可编程门阵列FPGA，其特征在于：还包括缓存器RAM，RAM的复位信号端口rst、读写信号端口wr、使能信号端口enable、fifo时钟信号端口fifo_clk、fifo复位信号端口fifo_rst、3位地址端口add分别与现场可编程门阵列FPGA匹配连接，双向8位数据口data连接在缓存器RAM和现场可编程门阵列FPGA之间，现场可编程门阵列FPGA为缓存器RAM传输提供的8个中断端口int与缓存器RAM匹配连接，在现场可编程门阵列FPGA上连接有8路全双工串口信号端口txd和rxd，在现场可编程门阵列FPGA上连接有时钟信号端口clk。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都可为科技发展有限公司，未经成都可为科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120457115.5/，转载请声明来源钻瓜专利网。
