[发明专利]一种智能多通道功放的幅相一致性校准的方法无效
| 申请号： | 201110456616.6 | 申请日： | 2011-12-31 |
| 公开（公告）号： | CN102510364A | 公开（公告）日： | 2012-06-20 |
| 发明（设计）人： | 王志奇 | 申请（专利权）人： | 成都芯通科技股份有限公司 |
| 主分类号： | H04L25/02 | 分类号： | H04L25/02;H04B17/00 |
| 代理公司： | 四川力久律师事务所 51221 | 代理人： | 熊晓果;林辉轮 |
| 地址： | 610041 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种智能多通道功放的幅相一致性校准的方法，涉及基站放大器领域，所述方法包括以下步骤：（1）对智能多通道功放上电启动，使智能多通道功放进行自检；（2）利用软件配置FPGA，使FPGA在智能多通道功放的各个通道发送一组已知的相对独立序列；（3）通过反馈链路将射频输出口耦合的信号送入FPGA中，利用软件捕获反馈链路的数据；（4）估计通道冲激响应，从而计算各通道之间的相位及幅度差异；（5）计算修正因子；（6）配置修正因子，完成校准。本发明智能多通道功放的幅相一致性校准的方法在基于现有的硬件基础上，使用软件和FPGA的方式实现了各通道幅相一致性校准，保证了系统的功率和效率。 | ||
| 搜索关键词： | 一种 智能 通道 功放 相一致 校准 方法 | ||
【主权项】：
一种智能多通道功放的幅相一致性校准的方法，其特征在于，所述方法包括以下步骤：（1）对智能多通道功放上电启动，使智能多通道功放进行自检；（2）利用软件配置FPGA，使FPGA在智能多通道功放的各个通道发送一组已知的相对独立序列；（3）通过反馈链路将射频输出口耦合的信号送入FPGA中，利用软件捕获反馈链路的数据；（4）估计通道冲激响应，从而计算各通道之间的相位及幅度差异；（5）计算修正因子；（6）配置修正因子，完成校准。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都芯通科技股份有限公司，未经成都芯通科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110456616.6/，转载请声明来源钻瓜专利网。
- 上一篇：电子加速器束下冷却装置
- 下一篇：一种电机转子的磁体结构
