[发明专利]一种智能多通道功放的幅相一致性校准的方法

说明书

技术领域

本发明涉及基站放大器领域，特别涉及一种智能多通道功放的幅相一致性校准的方法。

背景技术

随着社会的发展，越来越多的行业关注到节能减排的重要性，传统的基站放大器行业也不例外。为了提高功放效率，基站放大器使用了前沿的数字处理技术，设计了一款智能多通道功放。但在设计过程中遇到了多路信号合成时幅相不一致导致输出功率和效率变差的问题。

上述智能多通道功放如图1所示，将来自基站的信号通过下变频变成模拟中频信号，经ADC后送入FPGA，通过FPGA对中频信号进行数字处理后转换成四路射频信号输出送入射频放大器，在放大器端合成输出到发射天线。为了提高效率和输出功率，该智能多通道功放采用了四路合成的方式实现，但由于电路等客观原因导致送入到功放的信号幅相存在不一致的情况，使得输出功率以及效率均恶化。现有的方式一般采用硬件调试的方式来实现幅度和相位的校准，由于硬件的不一致性以及硬件调试本身的局限性导致调试难度加大，降低了产能。

发明内容

本发明的目的在于克服现有技术中所存在的上述不足，提供一种更具灵活性，减小硬件调试难度的智能多通道功放的幅相一致性校准的方法。

为了实现上述发明目的，本发明提供了以下技术方案：

一种智能多通道功放的幅相一致性校准的方法，包括以下步骤：

（1）对智能多通道功放上电启动，使智能多通道功放进行自检；

（2）利用软件配置FPGA（Field－Programmable Gate Array，现场可编程门阵列），使FPGA在智能多通道功放的各个通道发送一组已知的相对独立序列；

（3）通过反馈链路将射频输出口耦合的信号送入FPGA中，利用软件捕获反馈链路的数据；

（4）估计通道冲激响应，从而计算各通道之间的相位及幅度差异；

（5）计算修正因子；

（6）配置修正因子，完成校准；所述软件为通用软件。

优选的，上述智能多通道功放的幅相一致性校准的方法中，所述步骤（2）的已知的相对独立序列为各通道各自对应的训练序列。

优选的，上述智能多通道功放的幅相一致性校准的方法中，为了不影响正常的通信，所以所述步骤（2）的相对独立序列要求在GP时隙发送，并且考虑到功放的安全性，信号的功率不能过大。

优选的，上述智能多通道功放的幅相一致性校准的方法中，所述步骤（4）中，为了简化设计，以第一通道为参考通道，比较各个通道的最大同向分量与目标同向分量之间的差异。

优选的，上述智能多通道功放的幅相一致性校准的方法中，所述步骤（5）中的修正因子包括时延修正因子和幅度修正因子。

优选的，上述智能多通道功放的幅相一致性校准的方法中，所述步骤（6）中的修正因子由软件配置，FPGA根据此因子对各路基带信号进行修正，保证各通道相位和幅度的一致性。

优选的，上述智能多通道功放的幅相一致性校准的方法中，配置FPGA调整通道延时，保证各个通道之间的延时一致，均等于目标同向分量。

与现有技术相比，本发明的有益效果：

1、本发明智能多通道功放的幅相一致性校准的方法在基于现有的硬件基础上，使用软件和FPGA的方式实现了各通道幅相一致性校准，保证了系统的功率和效率；

2、本发明智能多通道功放的幅相一致性校准的方法使用软件和FPGA的方式，方便灵活，简便易实现。

附图说明：

图1为本发明涉及的智能多通道功放系统框图；

图2为本发明智能多通道功放的幅相一致性校准的方法流程图。

具体实施方式

下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

    实施例1

一种智能多通道功放的幅相一致性校准的方法，如图2所示，包括以下步骤：

（1）对智能多通道功放上电启动，使智能多通道功放进行自检；

（2）利用通用软件配置FPGA（Field－Programmable Gate Array，现场可编程门阵列），使FPGA在智能多通道功放的各个通道发送一组各自对应的已知训练序列（即在各个通道发送一组已知的相对独立序列），为了不影响正常的通信，所以相对独立的已知训练序列要求在GP时隙发送，并且考虑到功放的安全性，信号的功率不能过大。