[发明专利]一种软硬件结合加速器及其实现方法无效
| 申请号： | 201110414065.7 | 申请日： | 2011-12-13 |
| 公开（公告）号： | CN102520907A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 杨波;徐功益;邱柏云;贺晓明 | 申请（专利权）人： | 杭州晟元芯片技术有限公司 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575 |
| 代理公司： | 杭州九洲专利事务所有限公司 33101 | 代理人： | 陈继亮 |
| 地址： | 310012 浙江省杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种软硬件结合加速器及其实现方法，在处理器上增加连接有大数乘法加速器，大数乘法加速器中增加硬件逻辑从高速RAM将数据装载入单周期乘法器，增加硬件逻辑将乘法结果和目标高速RAM中数据相加，再输出到目标高速RAM中。在单周期乘法器运行时，读取下一次乘法运算数据，同时读取目标RAM数据，每次运算平均需要乘法1个周期，加法和写回目标RAM数据1个周期，每次2个周期。本发明有益的效果是：在充分利用处理器现有硬件资源的基础上，仅增加少量硬件资源，处理大数计算最耗时部分，其他部分由软件完成。这样在成本仅略有增加的情况下，大幅提高大数计算的速度，从而达到了成本和性能上的平衡。 | ||
| 搜索关键词： | 一种 软硬件 结合 加速器 及其 实现 方法 | ||
【主权项】：
一种软硬件结合加速器，其特征在于：在处理器上增加连接有大数乘法加速器，大数乘法加速器中增加硬件逻辑从高速RAM将数据装载入单周期乘法器，增加硬件逻辑将乘法结果和目标高速RAM中数据相加，再输出到目标高速RAM中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州晟元芯片技术有限公司，未经杭州晟元芯片技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110414065.7/，转载请声明来源钻瓜专利网。
