[发明专利]抗单粒子翻转可复位的扫描结构D触发器

摘要

本发明公开了一种抗单粒子翻转可复位的扫描结构D触发器，目的是提高抗单粒子翻转可复位的扫描结构D触发器的抗单粒子翻转能力。它由时钟电路、扫描控制缓冲电路、复位缓冲电路、主锁存器、从锁存器、输出缓冲电路组成；主锁存器由十八个PMOS管和十八个NMOS管组成，从锁存器由十二个PMOS管和十二个NMOS管组成，主锁存器和从锁存器均进行了双模冗余加固，且主锁存器和从锁存器中C2MOS电路结构均进行了改进，即分离互为冗余的C2MOS电路中的上拉电路和下拉电路。本发明抗单粒子翻转的扫描结构D触发器的抗单粒子翻转能力强，适合用于抗单粒子翻转加固集成电路的标准单元库，应用于航空、航天等领域。

主权项

一种抗单粒子翻转可复位的扫描结构D触发器，抗单粒子翻转可复位的扫描结构D触发器由时钟电路、扫描控制缓冲电路、复位缓冲电路、主锁存器、从锁存器、输出缓冲电路组成，有五个输入端和两个输出端，五个输入端分别是CK即时钟信号输入端、D即数据信号输入端、SE即扫描控制信号输入端、SI即扫描数据输入端和RN即复位输入信号；两个输出端分别是Q和QN，Q和QN输出一对相反的数据信号；时钟电路有一个输入端和两个输出端，输入端为CK，输出端为C、CN；时钟电路为一个两级反相器，由第一级反相器和第二级反相器组成；第一级反相器由第一PMOS管和第一NMOS管组成，第一PMOS管的栅极Pg1连接CK，漏极Pd1连接第一NMOS管的漏极Nd1，并作为时钟电路的一个输出端CN；第一NMOS管的栅极Ng1连接CK，漏极Nd1连接Pd1；第二级反相器由第二PMOS管和第二NMOS管组成，第二PMOS管的栅极Pg2连接CN，漏极Pd2连接第二NMOS管的漏极Nd2，并作为时钟电路的另一个输出端C；第二NMOS管的栅极Ng2连接CN，漏极Nd2连接Pd2；第一PMOS管和第二PMOS管的衬底连接电源VDD，源极Ps1、Ps2连接电源VDD；第一NMOS管和第二NMOS管的衬底接地VSS，源极Ns1、Ns2也接地VSS；扫描控制缓冲电路有一个输入端和一个输出端，输入端为SE，输出端为SEN；扫描控制缓冲电路由第三PMOS管和第三NMOS管组成；第三PMOS管的衬底和源极Ps3均连接电源VDD，第三NMOS管的衬底和源极Ns3均接地VSS；第三PMOS管的栅极Pg3连接SE，漏极Pd3连接第三NMOS管的漏极Nd3，并作为扫描控制电路的输出端SEN；第三NMOS管的栅极Ng3连接SE，漏极Nd3连接Pd3；复位缓冲电路有一个输入端和一个输出端，输入端为RN，输出端为R；复位缓冲电路为一个一级反相器，其中第三十七PMOS管的栅极Pg37连接RN，漏极Pd37连接第三十七NMOS管的漏极Nd37并作为复位缓冲电路的输出R，源极Ps37连接电源VDD；第三十七NMOS管栅极Ng37连接RN，漏极Nd37连接Pd37，源极Ns37接地VSS；输出缓冲电路有一个输入端和两个输出端，一个输入端为SO，两个输出端为QN、Q；输出缓冲电路由三个PMOS管和三个NMOS管组成，输出缓冲电路中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第三十四PMOS管的栅极Pg34连接SO，漏极Pd34连接第三十四NMOS管的漏极Nd34，源极Ps34连接电源VDD；第三十五PMOS管的栅极Pg35连接SO，漏极Pd35连接第三十五NMOS管的漏极Nd35并作为缓冲电路的一个输出QN，源极Ps35连接电源VDD；第三十六PMOS管的栅极Pg36连接Pd34，漏极Pd36连接第三十六NMOS管的漏极Nd36并作为缓冲电路的一个输出Q，源极Ps36连接电源VDD；第三十四NMOS管的栅极Ng34连接SO，漏极Nd34连接Pd34，源极Ns34接地VSS；第三十五NMOS管的栅极Ng35连接SO，漏极Nd35连接Pd35，源极Ns35接地VSS；第三十六NMOS管的栅极Ng36连接Pd34，漏极Nd36连接Pd36，源极Ns36接地VSS；主锁存器和从锁存器均为冗余加固的锁存器，且主锁存器中还包括扫描结构，主锁存器和从锁存器前后串联，并均与时钟电路和复位缓冲电路连接，主锁存器又与扫描控制缓冲电路连接，从锁存器与输出缓冲电路连接；其特征在于主锁存器有七个输入端和一个输出端，七个输入端为D、C、CN、SE、SEN、SI、R，一个输出端为MO；主锁存器由十八个PMOS管和十八个NMOS管组成，主锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第四PMOS管的栅极Pg4连接SI，漏极Pd4连接第五PMOS管的源极Ps5，源极Ps4连接电源VDD；第五PMOS管的栅极Pg5连接SEN，漏极Pd5连接第八PMOS管的源极Ps8，源极Ps5连接Pd4；第六PMOS管的栅极Pg6连接SE，漏极Pd6连接第七PMOS管的源极Ps7，源极Ps6连接电源VDD；第七PMOS管的栅极Pg7连接D，漏极Pd7连接Ps8，源极Ps7连接Pd6；第八PMOS管的栅极Pg8连接C，漏极Pd8连接第四NMOS管的漏极Nd4，源极Ps8连接Pd5；第九PMOS管的栅极Pg9连接SI，漏极Pd9连接第十PMOS管的源极Ps10，源极Ps9连接电源VDD；第十PMOS管的栅极Pg10连接SEN，漏极Pd10连接第十三PMOS管的源极Ps13，源极Ps10连接Pd9；第十一PMOS管的栅极Pg11连接SE，漏极Pd11连接第十二PMOS管的源极Ps12，源极Ps11连接电源VDD；第十二PMOS管的栅极Pg12连接D，漏极Pd12连接Ps13，源极Ps12连接Pd11；第十三PMOS管的栅极Pg13连接C，漏极Pd13连接第九NMOS管的漏极Nd9，源极Ps13连接Pd10；第十四PMOS管的栅极Pg14连接R，漏极Pd14连接第十五PMOS管的源极Ps15，源极Ps14连接电源VDD；第十五PMOS管的栅极Pg15连接Pd8，漏极Pd15连接第十四NMOS管的漏极Nd14并作为主锁存器的输出MO，源极Ps15连接Pd14；第十六PMOS管的栅极Pg16连接R，漏极Pd16连接第十七PMOS管的源极Ps17，源极Ps16连接电源VDD；第十七PMOS管的栅极Pg17连接Pd13，漏极Pd17连接第十六NMOS管的漏极Nd16，源极Ps17连接Pd16；第十八PMOS管的栅极Pg18连接Pd17，漏极Pd18连接第十九PMOS管的源极Ps19，源极Ps18连接电源VDD；第十九PMOS管的栅极Pg19连接CN，漏极Pd19连接第十八NMOS管的漏极Nd18，源极Ps19连接Pd18；第二十PMOS管的栅极Pg20连接Pd15，漏极Pd20连接第二十一PMOS管的源极Ps21，源极Ps20连接电源VDD；第二十一PMOS管的栅极Pg21连接CN，漏极Pd21连接第二十NMOS管的漏极Nd20，源极Ps21连接Pd20；第四NMOS管的栅极Ng4连接CN，漏极Nd4连接Pd8，源极Ns4连接第五NMOS管的漏极Nd5；第五NMOS管的栅极Ng5连接SE，漏极Nd5连接Ns4，源极Ns5连接第六NMOS管的漏极Nd6；第六NMOS管的栅极Ng6连接SI，漏极Nd6连接Ns5，源极Ns6接地VSS；第七NMOS管的栅极Ng7连接D，漏极Nd7连接Ns4，源极Ns7连接第八NMOS管的漏极Nd8；第八NMOS管的栅极Ng8连接SEN，漏极Nd8连接Ns7，源极Ns8接地VSS；第九NMOS管的栅极Ng9连接CN，漏极Nd9连接Pd13，源极Ns9连接第十NMOS管的漏极Nd10；第十NMOS管的栅极Ng10连接SE，漏极Nd10连接Ns9，源极Ns10连接第十一NMOS管的漏极Nd11；第十一NMOS管的栅极Ng11连接SI，漏极Nd11连接Ns10，源极Ns11接地VSS；第十二NMOS管的栅极Ng12连接D，漏极Nd12连接Ns9，源极Ns12连接第十三NMOS管的漏极Nd13；第十三NMOS管的栅极Ng13连接SEN，漏极Nd13连接Ns12，源极Ns13接地VSS；第十四NMOS管的栅极Ng14连接Pd13，漏极Nd14连接Pd15，源极Ns14接地VSS；第十五NMOS管的栅极Ng15连接R，漏极Nd15连接Pd15，源极Ns15接地VSS；第十六NMOS管的栅极Ng16连接Pd8，漏极Nd16连接Pd17，源极Ns16接地VSS；第十七NMOS管的栅极Ng17连接R，漏极Nd17连接Pd17，源极Ns17接地VSS；第十八NMOS管的栅极Ng18连接C，漏极Nd18连接Pd19，源极Ns18连接第十九NMOS管的漏极Nd19；第十九NMOS管的栅极Ng19连接Pd15，漏极Nd19连接Ns18，源极Ns19接地VSS；第二十NMOS管的栅极Ng20连接C，漏极Nd20连接Pd21，源极Ns20连接第二十一NMOS管的漏极Nd21；第二十一NMOS管的栅极Ng21连接Pd17，漏极Nd21连接Ns20，源极Ns21接地VSS；第四PMOS管、第五PMOS管、第六PMOS管以及第五NMOS管、第六NMOS管、第八NMOS管组成主锁存器中的扫描结构；从锁存器有四个输入端和一个输出端，四个输入端为MO、C、CN、R，一个输出端为SO；从锁存器由十二个PMOS管和十二个NMOS管组成，从锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第二十二PMOS管的栅极Pg22连接MO，漏极Pd22连接第二十三PMOS管的源极Ps23，源极Ps22连接电源VDD；第二十三PMOS管的栅极Pg23连接CN，漏极Pd23连接第二十二NMOS管的漏极Nd22，源极Ps23连接Pd22；第二十四PMOS管的栅极Pg24连接MO，漏极Pd24连接第二十五PMOS管的源极Ps25，源极Ps24连接电源VDD；第二十五PMOS管的栅极Pg25连接CN，漏极Pd25连接第二十四NMOS管的漏极Nd24，源极Ps25连接Pd24；第二十六PMOS管的栅极Pg26连接R，漏极Pd26连接第二十七PMOS管的源极Ps27，源极Ps26连接电源VDD；第二十七PMOS管的栅极Pg27连接Pd25，漏极Pd27连接第二十六NMOS管的漏极Nd26并作为从锁存器的输出端SO，源极Ps27连接电源Pd26；第二十八PMOS管的栅极Pg28连接R，漏极Pd28连接第二十九PMOS管的源极Ps29，源极Ps28连接电源VDD；第二十九PMOS管的栅极Pg29连接Pd23，漏极Pd29连接第二十八NMOS管的漏极Nd28，源极Ps29连接Pd28；第三十PMOS管的栅极Pg30连接Pd29，漏极Pd30连接第三十一PMOS管的源极Ps31，源极Ps30连接电源VDD；第三十一PMOS管的栅极Pg31连接C，漏极Pd31连接第三十NMOS管的漏极Nd30，源极Ps31连接Pd30；第三十二PMOS管的栅极Pg32连接Pd27，漏极Pd32连接第三十三PMOS管的源极Ps33，源极Ps32连接电源VDD；第三十三PMOS管的栅极Pg33连接C，漏极Pd33连接第三十二NMOS管的漏极Nd32，源极Ps33连接Pd32；第二十二NMOS管的栅极Ng22连接C，漏极Nd22连接Pd23，源极Ns22连接第二十三NMOS管的漏极Nd23；第二十三NMOS管的栅极Ng23连接MO，漏极Nd23连接Ns22，源极Ns23接地VSS；第二十四NMOS管的栅极Ng24连接C，漏极Nd24连接Pd25，源极Ns24连接第二十五NMOS管的漏极Nd25；第二十五NMOS管的栅极Ng25连接MO，漏极Nd25连接Ns24，源极Ns25接地VSS；第二十六NMOS管的栅极Ng26连接Pd23，漏极Nd26连接Pd27，源极Ns26接地VSS；第二十七NMOS管的栅极Ng27连接R，漏极Nd27连接Pd27，源极Ns27接地VSS；第二十八NMOS管的栅极Ng28连接Pd25，漏极Nd28连接Pd29，源极Ns28接地VSS；第二十九NMOS管的栅极Ng29连接R，漏极Nd29连接Pd29，源极Ns29接地VSS；第三十NMOS管的栅极Ng30连接CN，漏极Nd30连接Pd31，源极Ns30连接第三十一NMOS管的漏极Nd31；第三十一NMOS管的栅极Ng31连接Pd27，漏极Nd31连接Ns30，源极Ns31接地VSS；第三十二NMOS管的栅极Ng32连接CN，漏极Nd32连接Pd33，源极Ns32连接第三十三NMOS管的漏极Nd33；第三十三NMOS管的栅极Ng33连接Pd29，漏极Nd33连接Ns32，源极Ns33接地VSS。