[发明专利]一种基于多核多线程处理器的功能宏流水线实现方法有效
| 申请号： | 201110309287.2 | 申请日： | 2011-10-13 |
| 公开（公告）号： | CN102331923A | 公开（公告）日： | 2012-01-25 |
| 发明（设计）人： | 李康;赵庆贺;雷理;范勇;马佩军;史江义;郝跃 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于多核多线程处理器的功能宏流水线实现方法，将多个处理器划分成不同的族：接收族和发送族；在接收族和发送族的族内部，多个处理器采用并行结构；接收族负责报文的接收处理，接收族内部采用并行结构，多个线程并行的完成所有的包接收处理任务；发送族负责报文的发送处理，包括检查是否有新的数据包发送任务，读取新的发送任务后，要获取当前头指针的队列描述符信息，将数据包从描述符指定的SDRAM单元发送到指定的发送缓冲单元，维护队列头指针与接收族进行同步通信，发送族内部采用并行结构，多个线程并行的完成所有的包发送处理任务。 | ||
| 搜索关键词： | 一种 基于 多核 多线程 处理器 功能 流水线 实现 方法 | ||
【主权项】：
一种基于多核多线程处理器的功能宏流水线实现方法，其特征在于，将多个处理器划分成不同的族：接收族和发送族；在接收族和发送族的族内部，多个处理器采用并行结构；接收族负责报文的接收处理，接收族内部采用并行结构，多个线程并行的完成所有的包接收处理任务；发送族负责报文的发送处理，包括检查是否有新的数据包发送任务，读取新的发送任务后，要获取当前头指针的队列描述符信息，将数据包从描述符指定的SDRAM单元发送到指定的发送缓冲单元，维护队列头指针与接收族进行同步通信，发送族内部采用并行结构，多个线程并行的完成所有的包发送处理任务。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110309287.2/，转载请声明来源钻瓜专利网。
