[发明专利]用于可编程逻辑器件的专门处理块

摘要

一种用于可编程逻辑器件的专门处理块加入了基本处理单元，该单元执行两个乘法的求和，将两个乘法的部分乘积相加，而不计算各个乘法。与传统分开的乘法器和加法器相比，这些基本处理单元消耗更小的面积。所述专门处理块还具有输入和输出级，以及回送功能，以允许该块可以被配置用于各种数字信号处理操作。

主权项

一种用于可编程逻辑器件的专门处理块，所述专门处理块适于形成有限脉冲响应(FIR)滤波器，所述专门处理块包括：多个基本处理单元，每个所述基本处理单元包括：多个部分乘积发生器，所述部分乘积发生器的每个各自一个提供表示各自部分乘积的各自多个向量；第一组多个输入寄存器，用于将所述FIR滤波器的系数作为输入输入到所述多个部分乘积发生器；第二组多个输入寄存器，用于将数据输入到所述FIR滤波器，所述寄存器被链接用于逐一地输入数据到所述多个部分乘积发生器中的每个；和输出级，用于将以下两项组合作为输出：(1)涉及两个所述基本处理单元的运算，和(2)从所述专门处理块的第一其他一个级联的对应输出，所述输出级包括输出级联寄存器，用于寄存级联到所述专门处理块的第二其他一个中的第二其他输出级的所述输出；其中：所述第二组多个输入寄存器包括延迟寄存器，以在所述第二组多个输入寄存器链接到所述专门处理块的所述第二其他一个中的对应的第二组多个输入寄存器时补偿所述输出级联寄存器。