[发明专利]一种微处理器硬件多线程动态变频控制装置及其应用方法

摘要

本发明涉及微处理器硬件多线程动态变频控制装置及其应用方法。所述变频控制装置包括：一时钟参数寄存器，一变频标志寄存器，一变频模式寄存器，一时钟产生状态机，N个多路选通器和一组倍频时钟信号，可支持最多N个硬件线程的变频控制。通过所述变频控制装置实现硬件线程数量动态切换的时钟变频方法包括：根据时钟参数寄存器值确定硬件多线程的工作频率；进入变频时钟控制阶段；产生变频时期的时钟信号；变频完成后，更新时钟参数寄存器；退出变频阶段。通过本发明所述控制装置，可在硬件多线程的线程数量切换时避免流水线排空现象，基本实现无缝切换，大大节省时间，提高了处理器的执行效率并同时降低功耗。

主权项

一个微处理器硬件多线程动态变频控制装置，其特征在于，所述变频控制装置包括一个时钟参数寄存器，一个变频标志寄存器，一个变频模式寄存器，一个时钟产生状态机，N个多路选通器，一组倍频时钟信号，可支持最多N个硬件线程（其中N为2的整数次幂N=2M）；所述时钟参数寄存器的输出端连接到时钟产生状态机，用于非变频阶段的时钟信号选择；所述变频标志寄存器的输出端连接到时钟产生状态机，变频标志寄存器有效时用于使时钟产生状态机进入变频阶段控制，时钟产生状态机进入变频阶段后将变频标志寄存器复位为无效；所述变频模式寄存器的输出端连接到时钟产生状态机，用于选择变频阶段的时钟信号；所述时钟产生状态机输出的N个选通控制信号连接到一组（N个）多路选通器的选通控制端并由多路选通器输出时钟信号到N个硬件线程；时钟产生状态机产生N个变频阶段的时钟信号输出到一组（N个）多路选通器的多路输入端，用于产生一组供硬件多线程处理器流水线上使用的时钟信号；时钟产生状态机在变频后产生新的时钟参数输入到时钟参数寄存器对时钟参数寄存器进行修改；时钟产生状态机进入变频阶段后输出信号到变频标志寄存器更新变频标志信息；所述一组倍频时钟信号分别连接到不同多路选通器的多路输入端，所述一组倍频时钟信号是由基准时钟逐级倍频产生的一组倍频时钟信号，包括基准时钟和逐级倍频的时钟，分别提供给不同数量硬件多线程时段使用；所述一组多路选通器用于产生N个硬件线程需要的一组工作时钟信号，该多路选通器为N个M+2选1的选通器，每个多路选通器的输入端为从一组倍频时钟信号中选出的一组时钟信号（M+1个），和由时钟产生状态机产生的时钟信号（1个）。