[发明专利]时序电路与控制信号时序的方法有效

专利信息
申请号: 201110191009.1 申请日: 2011-07-04
公开(公告)号: CN102386926A 公开(公告)日: 2012-03-21
发明(设计)人: 王佑仁;刘深渊;郭丰维;周淳朴;薛福隆 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H03M1/50 分类号: H03M1/50;H03M1/08;H03M1/10
代理公司: 北京律诚同业知识产权代理有限公司 11006 代理人: 徐金国
地址: 中国台湾新竹市*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭露一种时序电路与控制信号时序的方法。所述时序电路包含TDC(Time to Digital Conversion,时间数字转换)电路、校正模块与修正模块。TDC电路是配置来提供时序信号指针,时序信号指针是指示周期参考频率信号与可变回授信号的边缘间的时序差异。TDC电路亦是配置来提供延迟信号,延迟信号是相对于参考频率信号而被可变动地延迟。校正模块配置来提供校正信号,以增加与减少TDC电路的总延迟,总延迟是基于校正信号的时间延迟加上修正信号的时间延迟。修正模块是配置来接收时序信号并提供修正信号,其通过操作在参考频率信号的频率来最小化时序信号的频率响应中的谐波突出(Spurs)。
搜索关键词: 时序电路 控制 信号 时序 方法
【主权项】:
一种时序电路,其特征在于,包含:一时间数字转换电路,配置以提供:一时序信号,其是指示周期性的一参考频率信号与一第一回授信号的边缘间的一时序差异;以及一延迟信号,其是相对于该参考频率信号而被可变动地延迟;一校正模块,配置以:接收该延迟信号和一第二回授信号;以及提供一校正信号,以增加与减少该时间数字转换电路的一总延迟,该总延迟是基于该校正信号的一时间延迟加上一修正信号的一时间延迟;以及一修正模块,配置以接收该时序信号并提供该修正信号,该修正模块是通过操作在该参考频率信号的一频率,来最小化该时序信号的一频率响应中的多个谐波突出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110191009.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top