[发明专利]增益eDRAM存储单元结构有效
申请号: | 201110188441.5 | 申请日: | 2011-07-05 |
公开(公告)号: | CN102867539B | 公开(公告)日: | 2015-08-26 |
发明(设计)人: | 林殷茵;李慧 | 申请(专利权)人: | 复旦大学 |
主分类号: | G11C11/401 | 分类号: | G11C11/401;G11C11/4063 |
代理公司: | 上海元一成知识产权代理事务所(普通合伙) 31268 | 代理人: | 吴桂琴 |
地址: | 20043*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于存储器技术领域,提出了一种改善增益型eDRAM器件结构。本发明的一种增益eDRAM单元,包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线,读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点,写MOS管、读MOS管分别具有栅极介质,其特征在于,所述的写MOS管、读MOS管具有沟槽沟道,写MOS管、读MOS管的栅极介质位于硅衬底沟槽中,栅极为向下凸起的凸面圆柱状。本发明可以明显改善器件的数据保持特性。 | ||
搜索关键词: | 增益 edram 存储 单元 结构 | ||
【主权项】:
一种增益eDRAM存储单元结构,包括读MOS管、写MOS管、写字线、写位线、读字线、读位线,读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点,写MOS管、读MOS管分别具有栅极介质,其特征在于,所述的读MOS管和写MOS管的结构包括:N阱杂质掺杂区域,定义于半导体基底中;有源区域,由沟槽绝缘区域隔离定义;栅极沟槽,设于N阱杂质掺杂区域中,呈凸面圆柱状,沟槽底部具有下凸的曲面轮廓,栅极,设于栅极沟槽中;以及正常的源漏掺杂结构;写MOS管的沟槽沟道增大了晶体管的有效沟道长度,读MOS管沟槽沟道增大了栅极寄生电容,将栅极电由二维扩展为三维结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110188441.5/,转载请声明来源钻瓜专利网。
- 上一篇:频段通知方法与装置
- 下一篇:具有流体冷却罩壳的传动装置