[发明专利]一种用于双刻蚀阻挡层技术的应变硅工艺制作方法有效

专利信息
申请号: 201110150724.0 申请日: 2011-06-07
公开(公告)号: CN102420188A 公开(公告)日: 2012-04-18
发明(设计)人: 朱骏;张旭昇 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/336
代理公司: 上海新天专利代理有限公司 31213 代理人: 王敏杰
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种用于双刻蚀阻挡层技术的应变硅工艺制作方法,在一半导体器件所包含的NMOS晶体管栅电极外及其器件离子注入区域上覆盖一层第一应力膜,在半导体器件所包含的PMOS晶体管栅电极外及其器件离子注入区域上覆盖一层第二应力膜,对重叠区域进行刻蚀,使得双层阻挡层薄膜与单层阻挡层薄膜厚度相同;在覆盖第一应力膜、第二应力膜及其绝缘氧化层薄膜上进行刻蚀,形成接触孔。本发明通过刻蚀工艺降低双刻蚀阻挡层在两层薄膜交界重叠区域的薄膜厚度,使之保持与单一层刻蚀阻挡层薄膜区域的厚度相当。避免了不同区域的刻蚀差异问题,防止了双刻蚀阻挡层两层薄膜在交界区域重叠极易导致后续接触孔刻蚀不通的问题。
搜索关键词: 一种 用于 刻蚀 阻挡 技术 应变 工艺 制作方法
【主权项】:
一种用于双刻蚀阻挡层技术的应变硅工艺制作方法,其特征在于,在一半导体器件所包含的NMOS晶体管栅电极外、侧墙隔离层之上及其器件离子注入区域上覆盖一层第一应力膜,在半导体器件所包含的PMOS晶体管栅电极外、侧墙隔离层之上及其器件离子注入区域上覆盖一层第二应力膜,其中所述第一应力膜和所述第二应力膜有交界的重叠区域,通过刻蚀将所述重叠区域的厚度变薄,使其厚度保持与单一第一应力膜或第二应力膜的厚度相当;之后,刻蚀PMOS器件、NMOS器件有源区之上的绝缘氧化层薄膜及第一应力膜、第二应力膜,及覆盖第一应力膜和第二应力膜交界之上的绝缘氧化层薄膜及第一应力膜和第二应力膜的交界处,并同时刻蚀覆盖NMOS晶体管栅电极的第一应力膜和覆盖PMOS晶体管栅电极的第二应力膜及绝缘氧化层薄膜,形成分别接触贯穿绝缘氧化层薄膜及第一应力膜和第二应力膜的交界处、NMOS晶体管栅电极、PMOS晶体管栅电极、PMOS器件有源区、NMOS器件有源区的接触孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110150724.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top