[发明专利]基于SoC芯片外部数据安全存储架构及存取控制方法

摘要

本发明涉及一种基于SoC芯片外部数据安全访问结构及存储控制方法，由内部缓冲存储器、扩展的外部程序存储区安全属性控制存储器、存储器工作方式控制寄存器、数据存取安全控制逻辑电路、外部数据存储器与程序存储器组成，存储器工作方式控制寄存器位于SoC的特殊功能寄存器区，上述各存储器与寄存器均通过地址总线、数据总线和控制总线与中央处理器单元相连，CPU通过存储器工作方式寄存器设置外部数据存储区安全属性控制存储器的工作模式，配置SoC芯片工作于外部数据存储器安全静态或动态存取控制方式，在数据存取安全控制逻辑电路的控制下，进行外部数据存储器的分级安全管理，确保外部数据存储器存储的数据在生成、使用、修改、归档、清除等生命周期的全程监管，实现不同安全等级数据之间的“防火墙”功能，满足SoC芯片对敏感数据的安全保护需要。

主权项

一种基于SoC芯片外部数据安全存储架构，其特征在于：包括内部缓冲存储器RAM、外部数据存储区安全属性控制存储器DRAMC、存储器工作方式控制寄存器MACR、数据存取安全控制逻辑电路DASCL、外部数据存储器DRAM和程序存储器PROM，存储器工作方式控制寄存器MACR位于SoC芯片的特殊功能寄存器SFR区，上述各存储器与寄存器均通过地址总线AB、数据总线DB和控制总线CB与中央处理器单元CPU相连， 中央处理器单元CPU通过存储器工作方式控制寄存器MACR设置外部数据存储区安全属性控制存储器DRAMC的工作模式，外部数据存储区安全属性控制存储器DRAMC的工作模式决定安全属性控制字与数据块之间的对应关系；中央处理器单元CPU访问数据存储器发出的地址总线信号AB，通过外部数据存储区安全属性控制存储器DRAMC的转换后，译码指向外部数据存储器DRAM的被访问单元，同时得到该单元的存取控制属性的权限控制值；而中央处理器单元CPU发出的访问外部数据存储器DRAM的控制总线信号CB，通过DASCL电路对该单元的访问控制权限值与中央处理器单元CPU当前所处的安全状态值进行逻辑运算的控制重组后，与外部数据存储器DRAM的读写控制信号相连，当CPU当前所处的安全状态值大于或等于访问控制权限值时，被访问外部数据存储器DRAM的单元数据才能通过数据总线DB送入中央处理器单元CPU，或者将中央处理器单元CPU内部的数据写入到指定的存储单元，实现数据的双向交互；在中央处理器单元CPU的控制下，通过存储器工作方式控制寄存器MACR、外部数据存储区安全属性控制存储器DRAMC和数据存取安全控制逻辑电路DASCL，完成外部数据存储器DRAM安全静态和动态存取控制方式下的存取属性控制字与相应数据块的对应关系转换、地址总线的动态重构以及控制总线和控制逻辑的重组，确保两种存取控制方式下数据安全交互控制功能的实现。