[发明专利]一种用于高速串行接口中的电流积分型判决反馈均衡器

摘要

本发明公开了一种用于高速串行接口中的电流积分型判决反馈均衡器，属于集成电路领域。本发明包括两支路，每一支路均为：信号输入端依次经一模拟加权器、一CML D触发器、一CML到CMOS电平转换电路与一TSPC D触发器连接；一加权判决选择模块的输入端分别与两支路的输出端、两支路中CML到CMOS电平转换电路的输出端连接，其输出端分别与两支路的模拟加权器的反馈控制端连接；一输入时钟缓冲器模块的输出端分别与两支路中的CML D触发器的时钟控制输入端、TSPC D触发器的时钟控制输入端连接；所述输入时钟缓冲器模块时钟信号为反相的半速差分时钟信号。本发明具有误码率低、结构简单、功耗小等优点。

主权项

一种用于高速串行接口中的电流积分型判决反馈均衡器，其特征在于包括两支路，其中，每一支路的连接关系均为：信号输入端依次经一模拟加权器、一电流模式(CML)D触发器、一CML到CMOS电平转换电路与一TSPC D触发器连接，TSPC D触发器的输出端为支路的输出端；一加权判决选择模块的输入端分别与两支路的输出端、两支路中CML到CMOS电平转换电路的输出端连接，其输出端分别与两支路的模拟加权器的反馈控制端连接；一输入时钟缓冲器模块的输出端分别与两支路中的电流模式(CML)D触发器的时钟控制输入端、TSPC D触发器的时钟控制输入端连接；所述输入时钟缓冲器模块时钟信号为反相的半速差分时钟信号。