[发明专利]在非易失性存储器中的基于指针的列选择技术

摘要

使用存储器单元的阵列的选择电路来保持存储器单元的读数据或写数据。在第一组实施例中，具有阵列的列的阶的移位寄存器串具有以环形式布置的列。例如，随着指针在第一方向上跨越阵列而移动，可以访问每隔一个列或列组，且随着指针在另一方向上往回移动，访问另一半的列。另一组实施例将这些列划分为两个组，且使用一对交织指针，以一半的速度为时钟，一个用于每组列。为了控制该两组的访问，每组被连接到对应的中间数据总线。然后，该中间数据总线被附接到组合的数据总线，以全速为时钟。

主权项

一种非易失性存储器电路，包括：沿着位线沿列形成可重编程非易失性存储器单元的阵列；多个列访问电路，每个具有对应的一组一个或多个临时数据存储器件，且每个可连接到一个或多个位线来在其上形成的寻址的存储器单元和所述对应的一组临时数据存储器件之间传输数据；多个N个中间数据总线，其中，所述列访问电路被布置为N个子集，每个子集连接到中间数据总线中对应的一个；多个N个移位寄存器，每个包括耦合于列访问电路的子集中对应的一个的多个串联连接的阶，以便由于逐阶地传播状态的改变而在连续的时间实例中启用连接对应的子集的临时数据存储器件和对应的中间数据总线；第一时钟源和多个N个第二时钟源，具有第一时钟源的1/N的频率，N个第二时钟源的每个与移位寄存器中的对应的一个相连接以使得顺序地沿着其阶传播的状态改变；统一数据总线；以及总线组合电路，连接到中间数据总线和统一数据总线，以在该中间数据总线和统一数据总线之间传输数据，其中，统一数据总线由第一时钟源提供时钟，且该统一数据总线携带中间数据总线的组合数据内容。