[实用新型]一种高速图像采集系统的缓存系统

摘要

本实用新型提供了一种高速图像采集系统的缓存系统，包括FPGA的缓存模块，还包括与所述FPGA的缓存模块相连接的SDRAM。所述FPGA的缓存模块包括输入FIFO、控制器、以及输出FIFO；而所述控制器包括数据控制器和SDRAM控制器；数据控制器起到控制输入FIFO、输出FIFO和SDRAM之间的数据读写的作用，SDRAM控制器的主要功能是控制状态机的转换，并将控制命令、读写地址（包括片选、行选、列选）、数据掩码等传给SDRAM。在一定的时序状态下，输入FIFO、输出FIFO和SDRAM之间的数据读写可以连续的进行。相对于现有技术，本实用新型中的高速图像采集系统的缓存系统，采用具有开发过程投资小、开发周期短、以及可方便地反复编程修改等优点的FPGA来设计SDRAM的控制器，很好的降低了成本，另外通过对FPGA内部逻辑的合理编辑应用完成了高速图像采集系统的缓存系统中的SDRAM所需的极其复杂的时序和组合逻辑的设计。

主权项

一种高速图像采集系统的缓存系统，其特征在于：包括FPGA的缓存模块，还包括与所述FPGA的缓存模块相连接的SDRAM。