[发明专利]用于X86中动态二进制优化的两阶段提交区域有效
| 申请号： | 201010615584.5 | 申请日： | 2010-12-16 |
| 公开（公告）号： | CN102103485A | 公开（公告）日： | 2011-06-22 |
| 发明（设计）人： | C·王;Y·吴 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 柯广华;王洪斌 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一般来说，本公开提供生成具有两个独立提交阶段的两阶段提交(TSC)区域的系统和方法。可为TSC区域识别和组合频繁执行的代码。通过例如对加载和存储指令重排序，二进制优化操作可对TSC区域执行，以便使代码能够更有效地运行。在第一阶段，区域中的加载操作可以原子方式提交，以及在第二阶段，区域中的存储操作可以原子方式提交。 | ||
| 搜索关键词： | 用于 x86 动态 二进制 优化 阶段 提交 区域 | ||
【主权项】：
一种方法，包括：加载源二进制代码供计算机系统执行，所述计算机系统包括存储器和处理单元，所述处理单元包括多个寄存器和至少一个存储缓冲器；在所述源二进制代码的运行时间期间，识别所述源二进制代码中的多个频繁执行的存储器指令，所述频繁执行的存储器指令包括多个存储指令和多个加载指令；定义包括所述频繁执行的存储器指令的两阶段提交(TSC)区域，并且对所述TSC区域中的所述多个存储器指令执行二进制优化操作；定义所述两阶段提交(TSC)区域的第一阶段，其中，当由所述处理单元执行时，所述多个加载指令在所述第一阶段中以原子方式提交，并且所述多个存储指令在所述第一阶段中退出；定义用于频繁执行的代码块的所述TSC区域的第二阶段，其中，所述多个存储指令在所述第二阶段中以原子方式提交；以及允许来自所述TSC区域外部的至少一个附加的加载或存储存储器指令在所述TSC区域的所述第二阶段中退出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010615584.5/，转载请声明来源钻瓜专利网。
- 上一篇：避雷设备
- 下一篇：嵌入VoIP的交互式网络语音应答系统及其实现方法
