[发明专利]多处理器计算机系统及操作方法有效
申请号: | 201010543239.5 | 申请日: | 2010-11-15 |
公开(公告)号: | CN102063405A | 公开(公告)日: | 2011-05-18 |
发明(设计)人: | 小T·J·海勒 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F15/16 | 分类号: | G06F15/16 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 申发振 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及多处理器计算机系统及操作方法。一种计算系统具有被设计成在多处理器系统中的芯片的堆中一起工作的微处理器芯片的堆。芯片利用3D通路互连,或者替代地通过具有互连的兼容封装载体互连,而在逻辑上堆内的芯片通过专门的缓存一致互连来互连。堆中的所有芯片使用相同的逻辑芯片设计,即使它们可以通过设置芯片上的专门锁存器而被容易地个性化。堆中采用的各个微处理器芯片中的一个或更多个被在对于高性能优化的硅工艺中实施,而其它芯片被在对于功耗(即,对于每瓦特电功耗的最佳性能)优化的硅工艺中实施。管理程序或操作系统控制堆的各个芯片的采用。 | ||
搜索关键词: | 处理器 计算机系统 操作方法 | ||
【主权项】:
一种多处理器系统,包括:计算系统,具有用于支持在微处理器芯片的互连堆中设置的多处理器系统的操作的多个微处理器,所述微处理器芯片的互连堆被设计成在多处理器系统中的芯片的堆中一起工作,堆中的所有多处理芯片具有相同的逻辑芯片设计,并且所述多处理器芯片通过堆之间的缓存一致互连来互连,并在所述芯片中的被在堆中用作命令芯片的一个的控制下由缓存一致优先权逻辑控制,所述命令芯片控制被互连的微处理器芯片的堆中的至少另一个,所述至少另一个被用于功耗的优化以提供更好的每瓦特电功耗性能。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010543239.5/,转载请声明来源钻瓜专利网。