[发明专利]用于集成电路设计的分布式并行最小代价流方法及装置

摘要

本发明属于集成电路领域，涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。本发明的方法为每个处理器维持一个任务队列进行分布式的调度，能够有效减小任务队列访问冲突，在更多处理器核的情况下，能够得到更好的加速比。应用本发明方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明的分布式并行最小代价流方法相比中央队列调度的并行最小代价流方法可以获得更高的加速比。本发明可应用于求解一大类集成电路设计自动化问题的多核并行实现。

主权项

一种用于集成电路设计的分布式并行最小代价流方法，其特征在于，其包括如下步骤：步骤1：将集成电路设计自动化问题转化为最小代价流问题；步骤2：初始化每个处理器核上的任务信息；步骤3：对于每个处理器核利用并行最小代价流从处理网络图；分步骤31：从该处理器的任务队列顶部中抓取一定的数量的过剩流节点；如果自身任务队列为空，尝试随机从其他处理器队列的底部获取一个任务进行处理； 分步骤32：对于每一个过剩流节点进行二次检测确定其需要处理；分步骤33：对需要处理的过剩流节点进行推流或重标记操作；将新产生的过剩流节点放入自身任务队列的顶部；分步骤34：与其他处理器核进行同步；分步骤35：同步成功时，减小收缩因子；否则返回分步骤1；步骤4：后处理最小代价流的结果得到集成电路设计自动化问题的解。