[发明专利]一种混合模式的内建自测试系统及其方法

摘要

本发明涉及一种混合模式的内建自测试系统及其方法，其测试系统包括被测电路(CUT)、自测试控制电路、多输入特征分析寄存器(MISR)、存储器(ROM)和比较分析电路，其改进在于它它还包括用于产生伪随机测试图形的线性反馈移位寄存器(LFSR)和多路开关；所述线性反馈移位寄存器(LFSR)的输入端接存储器(ROM)，所述多路开关的一个输入端接线性反馈移位寄存器(LFSR)的输出端，所述多路开关的另一路输入端接存储器(ROM)，所述多路开关的输出端接至被测电路(CUT)的输入端；其测试方法是基于伪随机方法和确定性生成方法的混合模式内建自测试方法。本发明的有益效果是该自测试系统及其方法的故障覆盖率高、测试时间短、测试功耗低、构造简单。

主权项

一种混合模式的内建自测试系统，包括被测电路(CUT)、自测试控制电路、多输入特征分析寄存器(MISR)、存储器(ROM)和比较分析电路；所述自测试控制电路分别接被测电路(CUT)、多输入特征分析寄存器(MISR)和存储器(ROM)的控制端，所述被测电路(CUT)的输出端接多输入特征分析寄存器(MISR)的输入端，所述比较分析电路的输入端分别接多输入特征分析寄存器(MISR)的输出端与存储器(ROM)的输出端，PI为所述自测试控制电路的信号输入端，PO为所述比较分析电路的信号输出端，其特征在于它还包括用于产生伪随机测试图形的线性反馈移位寄存器LFSR和多路开关；所述线性反馈移位寄存器(LFSR)的输入端接存储器(ROM)，所述多路开关的一个输入端接线性反馈移位寄存器(LFSR)的输出端，所述多路开关的另一路输入端接存储器(ROM)，所述多路开关的输出端接至被测电路(CUT)的输入端。