[发明专利]面向嵌入式系统的多级流水数字信号处理器体系结构无效
| 申请号： | 201010200467.2 | 申请日： | 2010-06-13 |
| 公开（公告）号： | CN102033737A | 公开（公告）日： | 2011-04-27 |
| 发明（设计）人： | 李丽;刘大可;潘红兵;王佳文;何书专 | 申请（专利权）人： | 苏州和迈微电子技术有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人： | 柏尚春 |
| 地址： | 215500 江苏省常熟*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种包括算术逻辑单元、寄存器文件、乘累加单元、程序计数器控制单元、指令译码器、地址发生器及相应数据和程序存储器的面向嵌入式系统的多级流水数字信号处理器体系结构；该体系结构采用多级流水技术，以提高指令执行效率，其可以良好地应用于各种嵌入式开发场合，有效提高系统效率，同时，其整体功耗较低，且其实现的硬件开销也相对较低。 | ||
| 搜索关键词： | 面向 嵌入式 系统 多级 流水 数字信号 处理器 体系结构 | ||
【主权项】：
一种面向嵌入式系统的多级流水数字信号处理器体系结构，其特征在于包括：算术逻辑单元、寄存器文件单元、乘累加单元、程序计数器控制单元、指令译码器、地址发生器及相应的数据存储器和程序存储器，寄存器文件单元的信号分别流向算术逻辑单元、乘累加单元、地址发生器和数据存储器，算术逻辑单元、乘累加单元、地址发生器和数据存储器的信号流向寄存器文件单元；地址发生器的信号流向数据存储器；程序计数器控制单元的信号流向程序存储器，程序存储器的信号流向指令译码器，指令译码器的信号发送其他模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州和迈微电子技术有限公司，未经苏州和迈微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010200467.2/，转载请声明来源钻瓜专利网。
