[发明专利]一种基于GPU的Cache模拟器及其时间并行加速模拟方法有效

专利信息
申请号: 201010105079.6 申请日: 2010-02-02
公开(公告)号: CN101770391A 公开(公告)日: 2010-07-07
发明(设计)人: 高小鹏;万寒;马俊杰;王志强;龙翔 申请(专利权)人: 北京航空航天大学
主分类号: G06F9/455 分类号: G06F9/455;G06F12/08;G06T1/20;G06T1/60
代理公司: 北京永创新实专利事务所 11121 代理人: 周长琪
地址: 100191*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出了一种基于GPU的Cache模拟器及其时间并行加速方法,该Cache模拟器包括初始化模块、Trace分段模块、GPU并行模拟模块、GPU并行修正模块与统计计算模块,本发明建立在具有强大的高性能并行计算能力的GPU上,具备多粒度、多配置能力和并行模拟的特性,并采用时间并行加速方法,对较长Trace序列进行分段,在GPU上实现多Trace段的并行模拟,模拟过程中利用GPU并行修正模块修正模拟过程造成的误差。本发明提高了Cache模拟效率,更好的利用了计算资源,同时实现了较高的性价比。
搜索关键词: 一种 基于 gpu cache 模拟器 及其 时间 并行 加速 模拟 方法
【主权项】:
一种基于GPU的Cache模拟器,其特征在于,包括初始化模块、Trace分段模块、GPU并行模拟模块、GPU并行修正模块与统计计算模块;初始化模块用于读取用户设定的配置文件并解析该配置文件,得到所要模拟Cache的配置参数及模拟维度参数,并将各参数传递给Trace分段模块;Trace分段模块用于对载入的Trace序列进行分段,并为各Trace段分配Cache实例和初始化Cache实例;GPU并行模拟模块用于模拟GPU显存中的各Trace段,记录模拟结果包括命中、缺失次数和保存需要进行修正的修正Trace序列,并将模拟结果传递给统计计算模块,将修正Trace序列提供给GPU并行修正模块;GPU并行修正模块使用修正Trace序列在对应Cache实例上进行模拟,记录模拟结果包括命中次数,并将模拟结果传递给统计计算模块;统计计算模块综合GPU并行模拟模块的和GPU并行修正模块的模拟结果,计算出最终的模拟结果,将模拟结果写入文件保存。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010105079.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top