[发明专利]存储器控制装置、存储器系统、半导体集成电路和存储器控制方法无效
| 申请号： | 200980114180.3 | 申请日： | 2009-04-21 |
| 公开（公告）号： | CN102016809A | 公开（公告）日： | 2011-04-13 |
| 发明（设计）人： | 浅井幸治;持田哲司;伊元大辅;山田隆史;大越涉 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06;G06F12/02 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈萍 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及存储器控制装置、存储器系统、半导体集成电路和存储器控制方法。本发明的存储器控制装置(101)，包括：指令生成部(102)，根据包含表示图像数据中的矩形区域的逻辑地址的存取请求，来生成包含物理地址的多个存取指令；以及指令发出部(105)，将由指令生成部(102)生成的多个存取指令向存储器(0)发出。指令生成部(102)具有组判断部(104)，该组判断部根据与存取请求对应的物理地址，判断包含要存取的数据的存储体属于哪个组，在要存取的数据跨属于不同的组的两个存储体而连续时，生成在属于不同的组中的两个存储体之间共用预取缓冲器的第一存取指令和第二存取指令的对。 | ||
| 搜索关键词： | 存储器 控制 装置 系统 半导体 集成电路 方法 | ||
【主权项】：
一种存储器控制装置，用于控制对存储器的存取，该存储器具备包含多个存储体的第一组、包含多个存储体的第二组、N比特的预取缓冲器，其中N为2以上的整数，该存储器存储图像数据并按突发脉冲长度N来被进行突发脉冲存取，其特征在于，该存储器控制装置包括：指令生成部，根据包含表示上述图像数据中的矩形区域的逻辑地址的存取请求，来生成包含物理地址的多个存取指令；以及指令发出部，向上述存储器发出由指令生成部生成的上述多个存取指令，上述指令生成部具有组判断部，该组判断部根据与上述存取请求对应的物理地址，判断包含要存取的数据的存储体属于哪个组，上述指令生成部在要存取的数据跨属于不同的组的两个存储体而连续时，生成包括第一存取指令和第二存取指令的上述多个存取指令，上述第一存取指令是指示利用上述预取缓冲器的一半来对属于上述第一组的存储体进行存取的指令，上述第二存取指令是指示利用上述预取缓冲器的剩下的一半而与上述第一存取指令共用上述预取缓冲器、来对属于上述第二组的存储体进行存取的指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980114180.3/，转载请声明来源钻瓜专利网。
- 上一篇：舰、船、艇翼式对称可控推进器
- 下一篇：用于识别手持设备的用户的方法和系统
