[发明专利]高速I2C总线

摘要

本发明揭示一种I2C总线兼容装置，其在用作时钟主控器时包括瞬时有源上拉I2C(“TAP-I2C”)逻辑模块，所述逻辑模块具有耦合于正电源电压与所述I2C总线上的相应串行数据(“SDA”)及串行时钟(“SCL”)线路之间的高侧驱动器晶体管，例如，P沟道场效晶体管(FET)。用于所述SDA及SCL线路的高侧输出驱动器晶体管由所述TAP I2C逻辑模块依序启动达短暂周期以在其低到高逻辑电平转变期间首先对所述SDA线路的电容进行预充电且接着对所述SCL线路的电容进行预充电。对I2C总线线路的电容进行预充电还将使所有I2C兼容装置的总线传送操作加速，这是因为通过低阻抗有源上拉驱动器晶体管对所述I2C总线线路的所述电容进行充电将比通过无源上拉电阻器快得多。

主权项

一种用于快速地对I2C总线线路进行充电的设备，其包括：第一延时电路；第二延时电路；SDA线路驱动器，其耦合到I2C总线的SDA线路；SCL线路驱动器，其耦合到所述I2C总线的SCL线路；其中：所述第一延时电路在检测到处于第一逻辑电平的内部SDA信号之后即刻产生第一脉冲，所述第一脉冲具有第一脉冲持续时间，所述第二延时电路在检测到所述第一脉冲的完成且检测到处于所述第一逻辑电平的内部SCL信号之后即刻产生第二脉冲，所述第二脉冲具有第二脉冲持续时间，所述第一脉冲持续时间短于所述内部SDA信号的持续时间；所述第二脉冲持续时间短于所述内部SCL信号的持续时间；且借此：所述SDA线路驱动器在所述第一脉冲持续时间期间通过低阻抗电路对SDA线路电容进行充电，且所述SCL线路驱动器在所述第二脉冲持续时间期间通过低阻抗电路对SCL线路电容进行充电。