[发明专利]使用随机变量的串扰时延分析

摘要

本发明提出了使用随机变量的串扰时延分析。描述了一种计算机系统、方法、集成电路以及供与这种计算机系统一起使用的计算机程序产品的实施例。这些装置和技术可以用于计算信号路径中由于来自与一组信号路径相关联的一组串扰干扰源的串扰所造成的总时延。为了正确说明在该组信号路径中的切换时间和切换样式的方向的统计行为，来自这些串扰干扰源中的每个串扰干扰源的时延贡献可以被建模成对应的统计随机变量。因为串扰干扰源的数目通常比信号路径中的级数要大得多，所以计算出的总路径延迟可能不那么悲观。此外，为了检测可能的定时违例，来自另外的主要串扰干扰源的时延贡献可以通过使用非统计的最坏情况的确定性值来进行建模。

主权项

一种使用电子设备仿真信号路径中的来自第一组信号路径的串扰的方法，其中所述信号路径包括一个或多个串行耦合的级，并且其中在所述一个或多个串行耦合的级中的每个级包括耦合到接收器的驱动器，所述方法包括：计算第一组串扰干扰源对所述信号路径的总时延的时延贡献，其中所述第一组串扰干扰源与所述第一组信号路径相关联并且造成所述信号路径中的串扰延迟上升，并且其中所述第一组串扰干扰源的各个时延贡献利用相应的随机变量来进行建模；以及至少部分地基于所述计算的时延贡献来确定所述信号路径的总时延。