[发明专利]使用随机变量的串扰时延分析

说明书

技术领域

本公开的实施例涉及电路仿真器和对电路的分析。更为具体地，本公开的实施例涉及通过使用针对各个串扰干扰源的随机变量来估算信号路径中的串扰引起的时延的技术。

背景技术

当信号网络或路径中存在串扰时，它们对在时序(timing)分析期间所计算出的延迟的影响常常是在逐级(stage-by-stage)的基础上确定的(其中每级包括耦合到至少一个接收器的至少一个驱动器)。此外，为了检测潜在的时序违例，来自每级的时延贡献常常使用最坏情况下的值。

然而，时延贡献使用最坏情况下的值通常过于保守，因为在给定时钟周期期间某些串扰干扰源可能没有切换，可能在相反方向上切换，和/或可能没有刚好在期望的时刻切换。因此，最坏情况的延迟值发生在正常操作期间的概率通常非常小。考虑在一个十级信号路径中每级存在四个串扰干扰源的例子。假设给定串扰干扰源切换的概率是50％，并且它向受害方(victim)的相反方向切换的概率是50％。于是，在信号路径上发生最坏情况的串扰时延的概率将是(0.5×0.5)^-40，其对应于高的不合理的高达38,300,000年的出故障的平均时间。

在尝试减小这种基于最坏情况的时延分析的悲观时，一些方法将来自每级的时延贡献建模成统计随机变量。然而，使用这些方法计算出的总路径延迟通常仍然过于保守。结果，电路设计者可能最终重新设计电路以修复不太可能在正常操作期间发生的时序违例，由此增加了设计电路的时间和成本。

因此，需要一种没有上述问题的计算串扰引起的时延的分析技术。

发明内容

本公开的一个实施例提供一种计算机系统用于使用电子装置来仿真一个信号路径中的来自第一组信号路径的串扰。这种信号路径可包括一个或多个串行耦合的级，其中这些级中的每个级都包括耦合到接收器的驱动器。在仿真期间，电子装置计算第一组串扰干扰源对该信号路径的总时延的时延贡献，其中该第一组串扰干扰源与第一组信号路径相关联，以及其中该第一组串扰干扰源造成该信号路径的串扰延迟的上升。注意，该第一组串扰干扰源的各个时延贡献利用相应的随机变量来建模。接着，该电子装置至少部分地基于所计算的时延贡献来确定该信号路径的总时延。

信号路径中的串扰可能是部分地由信号路径与第一组信号路径之间的容性耦合造成的。而且，针对给定串扰干扰源的时延贡献的给定随机变量可能与其他信号路径中的相应的信号路径的切换样式相关联。另外，第一组串扰干扰源中的串扰干扰源的数目可能比信号路径中的级的数目要大得多。

在一些实施例中，电子装置计算第二组串扰干扰源对信号路径的总时延的时延贡献，其中使用相应的非统计的最坏情况下的值来对第二组串扰干扰源的时延贡献进行建模。例如，对于信号路径中的一个或多个串行耦合的级中的每个串行耦合的级，第二组串扰干扰源可包括在每个串行耦合的级中的串扰干扰源中的一组第一排名靠前的N个串扰干扰源，其中串扰干扰源的第一排名至少部分地基于相应的最大时延贡献来确定。备选地，第二组串扰干扰源可包括信号路径的串扰干扰源中的一组第二排名靠前的N个串扰干扰源，其中串扰干扰源的第二排名至少部分地基于相应的最大时延贡献来确定。

此外，第一组串扰干扰源可将具有已知切换样式的串扰干扰源和/或至少某些具有逻辑相关的串扰干扰源排除在外。例如，如果第一组信号路径中的第一信号路径的切换样式是已知的，则第一信号路径的时延贡献将被确定性地建模。类似地，如果两个或多个串扰干扰源是逻辑相关的，则它们的时延贡献可以使用单个随机变量来建模。

随机变量可包括独立随机变量。而且，随机变量可对应于高斯分布或不同于高斯分布的随机分布类型。注意，针对给定串扰干扰源的时延分布的给定随机变量可具有介于最小值与最大值之间的值。例如，最大值(或最小值的大小)可以是信号路径中的给定级的总时延的分数。该分数可对应于与给定串扰干扰源相对应的串扰的串扰峰值电压除以对应于第一组串扰干扰源中的给定级中的串扰干扰源的串扰的串扰峰值电压的综合。

在一些实施例中，电子装置估算信号路径的总时延的概率。注意，该概率的上界可以使用诸如Hoeffding不等式之类的不等式关系来计算。

另一实施例提供一种用于使用诸如计算机系统或集成电路之类的电子装置来仿真信号路径中的来自第一组信号路径的串扰的方法。该方法可至少包括上述操作中的某些操作。

另一实施例提供一种计算机系统。这种计算机系统可配置成至少执行上述操作中的某些操作。