[发明专利]模拟/数字控制延迟锁定回路无效

专利信息
申请号: 200910151743.8 申请日: 2006-08-16
公开(公告)号: CN101697487A 公开(公告)日: 2010-04-21
发明(设计)人: 金龙珠 申请(专利权)人: 海力士半导体有限公司
主分类号: H03L7/08 分类号: H03L7/08;G11C11/401
代理公司: 北京市柳沈律师事务所 11105 代理人: 钱大勇
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供模拟/数字控制延迟锁定回路(DLL)。该DLL包括:相位检测器,其用于接收输入时钟信号及反馈信号,并检测该两个信号之间的相位差,以提供向上检测信号及向下检测信号中之一;电荷泵,其用于接收该向上检测信号及向下检测信号中之一,并基于这些信号产生经调整的输出电流;回路滤波器,其用于对该输出电流进行低通滤波,以产生模拟控制电压;电压控制延迟线(VCDL),其用于接收该模拟控制电压、输入时钟信号及数字码,并基于该模拟控制电压及数字码来延迟该输入时钟信号,以产生输出时钟信号;延迟拷贝模型化单元,其由延迟因子的拷贝形成,且用于接收该输出时钟信号并产生该反馈信号;及数字码产生器,其用于产生数字码。
搜索关键词: 模拟 数字控制 延迟 锁定 回路
【主权项】:
一种模拟/数字控制延迟锁定回路(DLL),其包含:相位检测器,其用于接收输入时钟信号及反馈信号,并检测该两个信号之间的相位差,以提供向上检测信号及向下检测信号中之一;电荷泵,其用于接收该向上检测信号及向下检测信号中之一,并基于这些信号产生经调整的输出电流;回路滤波器,其用于对该输出电流进行低通滤波,以产生模拟控制电压;电压控制延迟线(VCDL),其用于接收该模拟控制电压、输入时钟信号及数字码,并基于该模拟控制电压及数字码来延迟该输入时钟信号,以产生输出时钟信号;延迟拷贝模型化单元,其由延迟因子的拷贝形成,且用于接收该输出时钟信号并产生该反馈信号;及数字码产生器,其用于产生数字码。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910151743.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top