[发明专利]一种有效的静电放电保护电路有效
| 申请号： | 200910032617.0 | 申请日： | 2009-06-29 |
| 公开（公告）号： | CN101621198A | 公开（公告）日： | 2010-01-06 |
| 发明（设计）人： | 朱伟民;马晓辉;聂卫东;陈东勤 | 申请（专利权）人： | 无锡市晶源微电子有限公司 |
| 主分类号： | H02H9/00 | 分类号： | H02H9/00 |
| 代理公司： | 南京经纬专利商标代理有限公司 | 代理人： | 叶连生 |
| 地址： | 214028江苏省无锡市国家高*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 静电放电ESD(ElectrostaticDischarge)是当今集成电路中最重要的可靠性问题之一。随着集成电路制造技术的发展，特征尺寸的不断缩小，抗静电的能力越来越弱，但在微电子制造和使用的环境中，器件遭受ESD的机会却越来越多，这使得ESD对集成电路的影响也越来越大，ESD损伤成为新工艺上关注的焦点。本发明正是从这一基本出发点开始，打破传统的简单的ESD保护电路的局限，既从结构上对ESD保护电路进行改进，而且从版图布局、设计规则上加以考虑，但工艺制作流程却又同常规的BICMOS工艺基本一致，这样既能保证集成电路有较好的ESD保护能力，又不至于使工艺复杂化，这样既提高了电路的可靠性能，而又不会增加成本，提高了电路的竞争力。 | ||
| 搜索关键词： | 一种 有效 静电 放电 保护 电路 | ||
【主权项】：
1.一种有效的静电放电保护电路，其特征在于该保护电路分为CMOS部分的保护电路和双极部分的保护电路；用于CMOS保护电路时，第一NMOS管(N1)、第二NMOS管(N2)串联连接，即：第一NMOS管(N1)的源极接第一电源(VDD)，第一NMOS管(N1)的漏极接第二NMOS管(N2)的源极，第二NMOS管(N2)的漏极接第二电源(VSS)；第一NMOS管(N1)的栅极接被保护的集成电路CMOS部分的管脚即静电输入端(ESD---PIN)并通过限流电阻(R1)接CMOS内部电路；第二NMOS管(N2)的栅极接第二电源(VSS)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡市晶源微电子有限公司，未经无锡市晶源微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910032617.0/，转载请声明来源钻瓜专利网。
- 上一篇：大容量蓄电池充电装置
- 下一篇：电动车电池单充及继续配组法
