[发明专利]对编码器输出缓存器使用线性存储模型的装置和方法有效
| 申请号： | 200880119664.2 | 申请日： | 2008-12-05 |
| 公开（公告）号： | CN101889411A | 公开（公告）日： | 2010-11-17 |
| 发明（设计）人： | J·刘;B·帕哈;V·安雷迪 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H04L1/18 | 分类号： | H04L1/18 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 亓云;徐伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于对编码器输出缓存使用线性存储模型的装置和方法。该装置和方法通过将具有要由编码器编码的N个顺序帧的编码器操作划分为各自被指定用于单个帧传输的N个编码器操作(诸如在具有多个帧的扩展帧传输的情形中)来实施线性存储输出缓存。N个编码器操作的比特随后被顺序地缓存在编码器输出缓存器中，其中N个编码器操作中的每个经缓存编码器操作的比特从缓存器被读出到多路复用器引擎，而这N个编码器操作中的下一编码器操作的比特正被存储到编码器输出缓存器中。 | ||
| 搜索关键词： | 编码器 输出 缓存 使用 线性 存储 模型 装置 方法 | ||
【主权项】：
一种用在无线通信系统中的方法，所述方法包括：将使得由编码器编码N个顺序帧的编码器操作划分为各自被指定用于单个帧传输的N个编码器操作；以及在编码器输出缓存器中顺序地缓存所述N个编码器操作中的每个操作的比特，其中所述N个编码器操作中的经缓存编码器操作的比特从所述编码器输出缓存器被读出到多路复用器引擎，而所述N个编码器操作中的下一编码器操作的比特正被存储到所述编码器输出缓存器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880119664.2/，转载请声明来源钻瓜专利网。
