[发明专利]对编码器输出缓存器使用线性存储模型的装置和方法

说明书

根据35U.S.C.§119的优先权要求

本专利申请要求2007年12月5日提交、且已被转让给本发明受让人并因而被明确援引纳入于此的题为“LINEAR MEMORY MODEL FOR THE UMBFLDCH ENCODER OUTPUT BUFFERS(用于UMB FLDCH编码器输出缓存器的线性存储模型)”的临时申请No.60/992,463的优先权。

背景

领域

本公开一般涉及对编码器输出缓存器使用线性存储模型的装置和方法，尤其涉及在处置扩展帧传输的控制信道编码器输出缓存器中利用线性或顺序存储模型来降低编码器输出存储设计的复杂度。

背景

在一些无线通信系统中，将在无线网络上传送的媒体接入控制(MAC)层分组首先被分拆成子分组。子分组被馈送到编码器中以被编码、交织和重复。每个子分组的输出比特流——被称为码字可比该子分组至多长5倍。码字随后通过重复(若必要的话)在多次混合自动重复请求(HARQ)传输上被传送。HARQ传输一般被分隔开一时间长度。例如，在HARQ8中，码字每8帧传送一次。对于所传送的每一帧，整个码字的仅部分比特被传送。

在常规设计中，整个经编码的码字或操作被存储在编码器存储器或缓存器中。这种设计要求总存储器至少是所有传入MAC分组的长度总和的5倍。例如，在超移动宽带(UMB)系统的前向链路专用信道(FLDCH)传输中，假设最差情形的数目(例如，对所有瓦片(128个)为最高分组格式、4层、以及8帧的HARQ交织深度)，常规设计需要约25M比特的片上存储器。

在用以减小存储器大小的提议方案中，整个码字不作存储，而是再次运行编码器以重新生成整个码字并仅仅节省特定HARQ帧传输所需的比特。因此，即使编码器为所有HARQ传输进行再运行，也不增加编码器的峰值每秒百万条指令(MIPS)预算，且可灵活处置任意数目的HARQ传输。

编码器的输出被多路复用器(mux)引擎用来涂抹(paint)信道资源，诸如举例而言FLDCH资源。编码器将总是为每个子分组提供足够的比特。然而，在FLDCH资源的部分被一些其他信道所占用的情形下，mux引擎可能未使用为子分组所提供的所有比特。为了处置这些情形，为每个子分组维护一组比特流状态变量。具体而言，比特流状态变量可由编码器在第一帧(即，HARQ帧)传输开始时初始化，并随后在每一传输结束时由mux引擎进行更新。在编码用于每一传输的数据时，编码器使用这些变量来定位每个子分组的码字中要被写入到存储器的那部分。Mux引擎对状态变量的维护简化了编码器设计，因为其无需与FLDCH资源交叠的任何其他信道的知识(例如，CQI、信标等)。

注意，以上设计中的编码器总是作用于针对下一帧所调度的操作或指派，而mux引擎作用于当前帧。因此，在指派或操作跨毗连帧扩展的情形下，诸如在扩展帧传输中，(经扩展或延长的帧)，编码器将没有来自mux引擎的最新状态变量信息。在这种情形下，编码器可基于对比特流状态变量的某些最差情形数目的假设来配置，并为每个子分组提供一些额外比特。当mux引擎到达下一帧时，比特流状态变量将被更新并被用于选择仅恰适的比特。

在UMB FLDCH扩展帧传输的特定示例中，一个FLDCH指派将传送一行3帧。常规编码器设计被配置成生成3帧的经编码比特并将它们保存在编码器输出存储器或缓存器中。然而，此方案导致来自不同指派或操作的经编码比特具有不同的寿命。例如，来自非扩展传输指派或操作的经编码比特将持续仅一帧，而来自扩展传输指派的经编码比特将持续两帧或两帧以上。存储在存储器中的比特的寿命的不同导致编码器输出存储器的设计和操作的极大复杂化。因此，一种编码器输出存储器或缓存器设计降低复杂度同时仍能提供高效编码器操作。

概述

根据一方面，公开了一种用在无线通信系统中的方法。该方法包括将使得由编码器编码N个顺序帧的编码器操作划分为各自被指定用于单个帧传输的N个编码器操作。此外，该方法包括在编码器输出缓存器中顺序地缓存N个编码器操作中的每个操作的比特，其中这N个编码器操作中的经缓存编码器操作的比特从编码器输出缓存器被读出到多路复用器引擎，而这N个编码器操作中的下一编码器操作的比特正被存储到编码器输出缓存器中。