[发明专利]用于卫星通信高速解调器内正交下变频的实现方法

摘要

本发明涉及卫星通信技术领域，具体涉及卫星数字解调器中的高速数字信号正交下变频的实现方法。本发明利用模数转换器将原一路采样信号变为两路并行信号，速率将降为采样速率的一半，输入FPGA中的复数乘法器，利用并行数控振荡器来产生两个正弦波复数序列信号，通过复数乘法器将两两复数序列相乘实现正交下变频。因此，采用本发明方法处理采样数据，能提升数据处理的效率，实时处理高速的信息，弥补了现有的FPGA即可编程逻辑门阵列数据处理能力的不足。

主权项

1、用于卫星通信高速解调器内正交下变频的实现方法，其特征在于:该方法由卫星解调器内的模数转换器和可编辑逻辑门阵列电路中的并行数控振荡器、复数乘法器实现，其步骤为:步骤1)模数转换器将输入I、Q路模拟信号转换成数字信号，并采用并行方式输出速率为模数转换器采样频率fs一半的fs/2的两个复数序列{a(2k)}、{a(2k+1)}；两个复数序列中的{a(2k)}、{a(2k+1)}的实部序列信号通过I路输入进复数乘法器中；两个复数序列中的{a(2k)}、{a(2k+1)}的虚部序列信号通过Q路输入进复数乘法器中；步骤2)将并行数控振荡器中的累加相位单元设为2n，并行数控振荡器通过内部的累加器后产生序列为:b1(k)＝b1(k+1)+2n＝{0，2n，4n，...2kn，...}；将此输出序列b1(k)分两路以并行数控振荡器工作频率的fs/2输出，一路作为当前时刻的相位地址信息直接在cos/sin函数查找表中读取对应的波形值，得到复数序列{b(2k)}并输入到复数乘法器中；另一路先做一个减n运算b2(k)＝b1(k)-n＝{n，3n，...(2k-1)n...}；再作为当前时刻的相位地址信息在另一个cos/sin函数查找表中读取对应波形值，得到复数序列{b(2k+1)}并输入到复数乘法器中；步骤3)复数乘法器将模数转换器传送来的两复数序列信号{a(2k)}、{a(2k+1)}与并行数控振荡器传送来的两复数序列信号{b(2k)}、{b(2k+1)}分别进行两两复数相乘:{a(2k)}*{b(2k)}＝{a(2k)R+ja(2k)I}*{b(2k)R+jb(2k)I}＝{[a(2k)R*b(2k)R-a(2k)I*b(2k)I]+j[a(2k)R*b(2k)I+a(2k)I*b(2k)I]}；{a(2k+1)}*{b(2k+1)}＝{a(2k+1)R+ja(2k+1)I}*{b(2k+1)R+jb(2k+1)I}＝{[a(2k+1)R*b(2k+1)R-a(2k+1)I*b(2k+1)I]+j[a(2k+1)R*b(2k+1)I+a(2k+1)I*b(2k+1)I]}；其中R表示实部，I表示虚部，相乘后得到正交下变频后的两复数序列信号{a(2k)}*{b(2k)}和{a(2k+1)}*{b(2k+1)}，并将其两复数序列信号输出给卫星解调器中的下一单元处理。