[发明专利]TURBO解码器的缓冲器结构有效
| 申请号： | 200810214693.9 | 申请日： | 2002-05-09 |
| 公开（公告）号： | CN101394189A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 许大山;I·姚 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03M13/29 | 分类号： | H03M13/29;H04L1/00 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈 斌 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储Turbo解码器的中间结果的缓冲器结构。为增加访问吞吐量，缓冲器结构设计成支持对每个访问周期对两个或多个比特的APP数据的同时访问。为避免访问争用，存储体被分配到用于码交织的二维数组的行和列使得相继比特的APP数据从不同存储体被访问。为支持“线性”寻址，存储体能被按排分为两个集合，它们被分配给数组的偶数和奇数列。为支持“经交织”寻址，存储体可能被分配到数组的行组使得在经交织的数组内的相邻行被分配到不同的组。 | ||
| 搜索关键词： | turbo 解码器 缓冲器 结构 | ||
【主权项】：
1. 一种用于存储Turbo解码器的中间结果的设备，其特征在于包括：用于用多个存储体来存储代表中间结果的码元的装置，其中每个存储体与二维数组的一行或多行的多个组的一个相关，该二维数组用于交织相应Turbo编码器的分组内的信息比特，且其中行被选择包括在每个组内，使得所述设备的每个访问循环都能从两个或多个存储体同时访问两个或多个码元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810214693.9/，转载请声明来源钻瓜专利网。
- 上一篇：房间装饰组件
- 下一篇：用于活动型芯元件的可释放致动杆组件
- 同类专利
- 专利分类
