[发明专利]在用于减少RC延迟的介电层中产生气隙的方法和装置无效
| 申请号： | 200810169680.4 | 申请日： | 2008-10-09 |
| 公开（公告）号： | CN101431046A | 公开（公告）日： | 2009-05-13 |
| 发明（设计）人： | 埃米尔·阿拉-巴亚提;亚历山德罗斯·T·迪莫斯;任康树;梅休尔·内克;崔振江;米哈拉·鲍尔西努;石美仪;夏立群 | 申请（专利权）人： | 应用材料股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 | 代理人： | 徐金国 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种在互联结构的介电材料中产生气隙的方法和装置。一个实施例提供了一种形成半导体结构的方法，包括：在基板上沉积第一介电层，在第一介电层中形成沟槽，用导电材料填充沟槽，平坦化导电材料以暴露出第一介电层，将介电阻挡膜沉积在导电材料和暴露出的第一介电层上，在介电阻挡膜上方沉积硬掩膜层，在介电阻挡膜和硬掩模层中形成图案以暴露出基板的所选区域，氧化基板所选区域中的至少一部分第一介电层，去除第一介电层的氧化部分以在导电材料周围形成倒转沟槽，以及在倒转沟槽中沉积第二介电材料的同时在倒转沟槽中形成气隙。 | ||
| 搜索关键词： | 用于 减少 rc 延迟 介电层 中产 生气 方法 装置 | ||
【主权项】：
1. 一种形成半导体结构的方法，包括：在基板上沉积第一介电层；在所述第一介电层中形成沟槽；用导电材料填充所述沟槽；平坦化所述导电材料以暴露出所述第一介电层；在所述导电材料和暴露出的第一介电层上沉积介电阻挡层；在所述介电阻挡膜上方沉积硬掩膜层；在所述介电阻挡膜和硬掩膜层中形成图案以暴露出基板的所选区域；氧化在基板所选区域中的至少一部分第一介电层；去除所述第一介电层的氧化部分以形成在所述导电材料周围的倒转沟槽；以及在所述倒转沟槽中沉积第二介电材料的同时在所述倒转沟槽中形成气隙。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于应用材料股份有限公司，未经应用材料股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810169680.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
