[发明专利]用于控制高速存储器的读取等待时间的方法和装置无效
| 申请号： | 200810100322.8 | 申请日： | 2008-02-05 |
| 公开（公告）号： | CN101276642A | 公开（公告）日： | 2008-10-01 |
| 发明（设计）人： | 赵容湖 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076;G11C11/4093 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种用于控制高速DRAM的读取等待时间的方法和装置。存储器设备可以包括：延迟测量单元、延迟锁定回路，等待时间计数器和数据输出缓冲器。延迟测量单元测量在外部时钟信号输入时刻和读取数据输出时刻之间的延迟时间，以便生成各测量信号，并且生成从外部时钟信号延迟的第一内部时钟信号。延迟锁定回路(DLL)接收第一内部时钟信号，并且生成与外部时钟信号同步的第二内部时钟信号。等待时间计数器从外部读取命令信号生成等待时间信号以响应于各测量信号，并且数据输出缓冲器输出读取数据以响应于等待时间信号和第二内部时钟信号。 | ||
| 搜索关键词： | 用于 控制 高速 存储器 读取 等待时间 方法 装置 | ||
【主权项】：
1.一种存储器设备，包括：延迟测量单元，测量在外部时钟信号输入时刻和输出读取数据之间的延迟时间以生成各测量信号时刻，并且生成从外部时钟信号延迟的第一内部时钟信号；延迟锁定回路DLL，接收第一内部时钟信号，并且生成与外部时钟信号同步的第二内部时钟信号；等待时间计数器，从外部读取命令信号生成等待时间信号以响应于各测量信号；以及数据输出缓冲器，输出读取数据以响应于等待时间信号和第二内部时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810100322.8/，转载请声明来源钻瓜专利网。
- 上一篇：控制预缩纺织中受压部的装置
- 下一篇：光源模块
