[发明专利]一种稳定时钟的方法和装置无效
| 申请号： | 200810093890.X | 申请日： | 2008-05-04 |
| 公开（公告）号： | CN101572543A | 公开（公告）日： | 2009-11-04 |
| 发明（设计）人： | 李波 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/085;H03L7/093;H03H17/02 |
| 代理公司： | 北京挺立专利事务所 | 代理人： | 叶树明 |
| 地址： | 518129广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种稳定时钟的方法和装置，该方法包括：根据输入时钟和输出反馈时钟得到反映输入时钟和输出反馈时钟的相位差的信号，对反映输入时钟和输出反馈时钟的相位差的信号进行低通滤波；根据滤波后信号对锁相环PLL的分频数进行调整，以影响PLL产生的输出时钟；将所述输出反馈时钟更新为所述输出时钟。本发明通过对输入时钟和输出反馈时钟的相位差进行低通滤波，根据滤波后的输入时钟和输出反馈时钟的相位差对PLL的分频数进行调整，从而降低了对PLL中LPF的带宽的要求，满足对输入时钟的低带宽滤波要求，并生成稳定的输出时钟。 | ||
| 搜索关键词： | 一种 稳定 时钟 方法 装置 | ||
【主权项】：
1、一种稳定时钟的方法，其特征在于，包括以下步骤：根据输入时钟和输出反馈时钟得到反映输入时钟和输出反馈时钟的相位差的信号，对反映输入时钟和输出反馈时钟的相位差的信号进行低通滤波；根据滤波后信号对锁相环PLL的分频数进行调整，以影响PLL产生的输出时钟；将所述输出反馈时钟更新为所述输出时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810093890.X/，转载请声明来源钻瓜专利网。
