[发明专利]用于数字集成电路设计的最佳极性搜索方法

摘要

本发明公开了一种用于数字集成电路设计的最佳极性搜索方法，通过对多输入XNOR门的功耗算法进行优化，建立XNOR/OR电路功耗估计模型，得到整个XNOR/OR电路的开关活动性，再用快速列表极性转换算法来实现从布尔函数最大项到0极性下的XNOR/OR电路展开式的转换，然后依格雷码顺序用基于列表技术的极性间转换算法，得到其余2ⁿ－1个极性下的XNOR/OR电路的展开式，最后得到XNOR/OR电路的最小功耗、最小面积、最小成本值和最佳极性；优点是能够获得功耗较低的XNOR/OR逻辑电路，通过对10个MCNC Benchmark电路进行测试，本发明方法搜索得到的最佳极性与极性0时相比，其所对应的XNOR/OR电路在开关活动性和面积上的节省最高分别达到94.4％和82.2％，而10个电路在开关活动性和面积上的平均节省也分别达到68.4％和34.2％。

主权项

1.一种用于数字集成电路设计的最佳极性搜索方法，其特征在于它包括以下步骤：①在判断输入信号概率值大小的基础上，通过对输入信号概率值的调整，对多输入XNOR门的功耗算法进行优化；②建立XNOR/OR电路功耗估计模型，通过低功耗分解，得到整个XNOR/OR电路的开关活动性，并进而得到XNOR/OR电路的成本TotalCost，表示为函数：TotalCost＝α*SaCost+(1-α)*AreaCost其中，SaCost表示XNOR/OR电路总的开关活动性，AreaCost表示二输入XNOR门和OR门的数量，α为功耗和面积的权重，取值为：0＜α＜1；③用快速列表极性转换算法来实现从布尔函数最大项到0极性下的XNOR/OR电路展开式的转换，用所建立的功耗估计模型检测该展开式，得到其功耗和面积值，并据此计算成本值；④将0极性下XNOR/OR电路的功耗、面积和成本值作为最小功耗、最小面积和最小成本值，然后依格雷码顺序用基于列表技术的极性间转换算法，由0极性下XNOR/OR电路的展开式依次得到其余2n-1个极性下的XNOR/OR电路的展开式，并用功耗估计模型逐一检测这些展开式，得到相应极性下XNOR/OR电路的功耗、面积和成本值；⑤根据当前值小于最小值即更新的原则，以成本值的大小为评判依据，不断更新最小功耗、最小面积、最小成本值和最佳极性的值；最后得到XNOR/OR电路的最小功耗、最小面积、最小成本值和最佳极性。