[发明专利]信息处理装置和控制方法无效
| 申请号： | 200780100802.8 | 申请日： | 2007-09-25 |
| 公开（公告）号： | CN103443774A | 公开（公告）日： | 2013-12-11 |
| 发明（设计）人： | 大胁威;石塚孝治;植木俊和;畑井田诚;细川由佳;诸泽笃史;山本崇史;伊藤大介 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F11/18 | 分类号： | G06F11/18 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李伟;陈桂兰 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 北桥芯片(11)如果检测到冗余CPU的同步崩溃，就使发生错误的异常CPU总线的动作停止，FWH(13-1)内的固件对北桥芯片(11)指示对外部指令的抑制。此外，固件把连接在正常CPU总线上的正常CPU的内部信息和高速缓存器数据保存到存储器(15-1)中，北桥芯片(11)对本系统板内的全部CPU发出复位。接着，对于全部CPU，固件把保存在所述存储器(15-1)中的CPU的内部信息复原，对北桥芯片(11)指示解除对外部指令的抑制。 | ||
| 搜索关键词： | 信息处理 装置 控制 方法 | ||
【主权项】：
一种信息处理装置，其特征在于：具有同时执行同一处理的相互冗余化的第一和第二运算处理装置、与所述第一和第二运算处理装置连接的第一控制装置、通过所述第一控制装置连接的存储装置及第二控制装置，所述第一控制装置具有：同步崩溃检测单元，通过检测出在所述第一和第二运算处理装置中的任意一个运算处理装置中发生的异常，来检测出同步崩溃；指令发出停止单元，使被检测到所述异常的运算处理装置的指令的发出停止；指令抑制单元，抑制从所述第二控制装置对所述第一控制装置发出的指令；保存单元，使所述第一和第二运算处理装置中的正常的运算处理装置具有的内部信息保存到所述存储装置中；初始化单元，进行所述第一和第二运算处理装置的初始化；复原单元，把保存到所述存储装置中的内部信息在所述已被初始化的第一和第二运算处理装置中复原；和指令抑制解除单元，在所述内部信息在所述第一和第二运算处理装置中已被复原的情况下，解除对从所述第二控制装置对所述第一控制装置发出的指令的抑制，使所述第一和第二运算处理装置的同步动作重新开始。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780100802.8/，转载请声明来源钻瓜专利网。
