[发明专利]用于高速媒体接入控制的存储器管理有效
| 申请号： | 200780010691.1 | 申请日： | 2007-03-30 |
| 公开（公告）号： | CN101411134A | 公开（公告）日： | 2009-04-15 |
| 发明（设计）人： | 苏布拉马尼亚姆·德拉维达;斯里拉姆·纳拉扬 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H04L12/56 | 分类号： | H04L12/56;H04L12/28 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明中所揭示的方面解决所属技术领域中对用于高速媒体接入控制的存储器管理的需要。包缓冲器可存储具有第一数据结构的包，所述第一数据结构包含包长度、序列号及指向第二数据结构的指针。可将包数据存储在一个或一个以上第二数据结构的链接表中。可使用第一数据结构的链接表或阵列形成传输及接收队列。可将用于存储第一及第二数据结构的存储器位置保持在指示相应数据结构类型的空闲位置的列表中。揭示一种其中可选择两种配置的灵活存储器架构。在第一种配置中，第一存储器包含多个流的每流参数，且第二存储器包含包缓冲器。在第二种配置中，所述第一存储器包含指向所述第二存储器中的每流参数的每流指针。所述包缓冲器驻存于第三存储器中。还提供各种其它方面。 | ||
| 搜索关键词： | 用于 高速 媒体 接入 控制 存储器 管理 | ||
【主权项】：
1、一种方法，其包含：在包缓冲器中的第一数据结构中存储第一包的长度、所述包的序列号及所述包缓冲器中的第二数据结构的第二包缓冲器位置；及将来自所述第一包的数据存储在由所述所存储的第二包缓冲器位置识别的所述第二数据结构中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780010691.1/，转载请声明来源钻瓜专利网。
- 上一篇：嵌有石英管的陶瓷体红外电热盘及其制造方法
- 下一篇：录像防盗装置
