[发明专利]用于模制盖的衬底表面的非导电平坦化无效
| 申请号： | 200780005448.0 | 申请日： | 2007-02-14 |
| 公开（公告）号： | CN101385136A | 公开（公告）日： | 2009-03-11 |
| 发明（设计）人： | 吉恩·费尔顿 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 与具体实施例一致，提供一种用于制造具有衬底的半导体封装的方法。所述方法包括在衬底表面上限定密封边界；密封边界划分为模制区域和非模制区域。在衬底上配置多个导电迹线。每个导电迹线具有位于模制区域中的内部连接和位于非模制区域中的外部连接。配置多个横跨密封边界的非导电虚拟迹线。多个非导电虚拟迹线散布在导电迹线中，并且按照比预定最小空气脉形成距离(Dmin)小的间隔而间隔开。衬底上的焊接掩模覆盖导电迹线和非导电迹线。衬底的模制区域由模制复合物密封。 | ||
| 搜索关键词： | 用于 模制盖 衬底 表面 导电 平坦 | ||
【主权项】：
1、一种用于制造具有衬底的半导体封装的方法，所述方法包括：在衬底表面上限定密封边界，将所述密封边界划分为模制模区域和非模制区域；在衬底上配置多个导电迹线，每个导电迹线具有位于模制区域的内部连接和位于非模制区域的外部连接；配置横跨密封边界的多个非导电虚拟迹线，所述多个虚拟迹线插入在导电迹线之间，所述导电迹线按照比预定的最小空气纹理形成距离(Dmin)更大的间隔而间隔开；在衬底上配置焊接掩模，所述掩模覆盖导电迹线和非导电虚拟迹线；以及用模制复合物密封衬底的模制区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780005448.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
