[发明专利]多通道成组联合高速缓冲存储器的加锁控制无效
| 申请号： | 200710306694.1 | 申请日： | 2007-12-14 |
| 公开（公告）号： | CN101226506A | 公开（公告）日： | 2008-07-23 |
| 发明（设计）人： | G·R·威廉斯三世 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F12/12 | 分类号： | G06F12/12 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王岳;魏军 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 多通道成组联合高速缓冲存储器的加锁控制。一种多通道成组联合高速缓冲存储器6，具有用于控制缓冲存储器来存储在高速缓冲存储器6中存储的数据的加锁控制电路26、48(即，不容易收回)。可编程加锁数据38、40、42、44、46指定哪些通道包含任何锁定部分并且还有锁定部分的每一个通道内的尺寸。因此，能够部分锁定各个高速缓冲通道。 | ||
| 搜索关键词： | 通道 成组 联合 高速 缓冲存储器 加锁 控制 | ||
【主权项】：
1.一种多通道成组联合高速缓冲存储器，具有响应可编程加锁数据的加锁控制电路，用于在至少一个高速缓冲通道中提供锁定部分和未锁定部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710306694.1/，转载请声明来源钻瓜专利网。
- 上一篇：电子数控无级变速装置
- 下一篇：自动消除啸音的声音处理装置与方法
