[发明专利]多通道成组联合高速缓冲存储器的加锁控制

权利要求书

1.一种多通道成组联合高速缓冲存储器，具有响应可编程加锁数据的加锁控制电路，用于在至少一个高速缓冲通道中提供锁定部分和未锁定部分。

2.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述锁定部分和所述未锁定部分具有由所述可编程加锁数据指定的各自可变尺寸。

3.如权利要求2所述的多通道成组联合高速缓冲存储器，其中所述可编程加锁数据指定所述锁定部分和所述未锁定部分中的一个的尺寸，所述锁定部分和所述未锁定部分中的所述另一个具有相应于所述至少一个高速缓冲通道的剩余部分的尺寸。

4.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述多通道成组联合高速缓冲存储器的每一个高速缓冲通道可通过所述加锁控制电路响应所述可编程加锁数据进行动作而分成锁定部分和未锁定部分。

5.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述加锁控制电路和所述可编程加锁数据规定了将被独立指定的每一个高速缓冲通道的锁定部分和未锁定部分的尺寸。

6.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述可编程加锁数据包括指定所述至少一个高速缓冲通道是否具有任何锁定部分的通道数据。

7.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述可编程加锁数据包括指定所述锁定部分和未锁定部分中至少一个的尺寸的成组数据。

8.如权利要求7所述的多通道成组联合高速缓冲存储器，其中所述成组数据指定所述锁定部分的尺寸。

9.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述可编程加锁数据将所述锁定部分和所述未锁定部分之一的尺寸指定为在从预定高速缓冲线开始的所述至少一个高速缓冲通道内的相邻高速缓冲线的数量。

10.如权利要求1所述的多通道成组联合高速缓冲存储器，其中所述可编程加锁数据将所述锁定部分和所述未锁定部分之一的尺寸指定为掩码值，所述掩码值的不同部分指定所述至少一个高速缓冲通道的相应部分是所述锁定部分的一部分还是所述未锁定部分的一部分。

11.如权利要求1所述的多通道成组联合高速缓冲存储器，包括响应有关在存储器地址处存储的数据的高速缓冲未命中的牺牲者选择电路，用于从各自的高速缓冲通道内的一个或多个可能牺牲者高速缓冲线之中选择高速缓冲线，以作为用于高速缓冲线填充操作的高速缓冲线牺牲者。

12.如权利要求11所述的多通道成组联合高速缓冲存储器，其中所述牺牲者选择电路响应所述存储器地址的索引部分以确定在有关所述高速缓冲未命中的所述至少一个高速缓冲通道内用作高速缓冲线牺牲者的相应高速缓冲线是否在所述锁定部分内，并且因此对于所述高速缓冲线填充操作是不可用的。

13.如权利要求12所述的多通道成组联合高速缓冲存储器，其中当从所述索引部分确定所述高速缓冲线是否在所述锁定部分内时，所述牺牲者选择电路重用用于处理涉及加法操作的程序指令的加法器电路的至少一部分。

14.如权利要求11所述的多通道成组联合高速缓冲存储器，其中所述牺牲者选择电路响应有效性数据，该有效性数据指定所述一个或多个可能的牺牲者高速缓冲线中的哪一个存储有效数据。

15.如权利要求11所述的多通道成组联合高速缓冲存储器，其中所述牺牲者选择电路使用牺牲者选择算法来选择所述牺牲者高速缓冲线。

16.如权利要求15所述的多通道成组联合高速缓冲存储器，其中所述牺牲者选择算法包括以下一个或多个算法：

随机选择算法；

循环选择算法；以及

最近最少使用选择算法。

17.如权利要求14所述的多通道成组联合高速缓冲存储器，其中所述牺牲者选择电路使用包括优选选择没有存储有效数据的高速缓冲线的算法的牺牲者选择算法来选择所述牺牲者高速缓冲线。

18.一种控制多通道成组联合高速缓冲存储器的方法，包括步骤：响应可编程加锁数据，在至少一个高速缓冲通道中选择性提供锁定部分和未锁定部分。

19.如权利要求17所述的方法，其中所述锁定部分和所述未锁定部分具有由所述可编程加锁数据指定的各自可变尺寸。