[发明专利]检出收缩卷积码中收缩位置的装置和方法

摘要

本发明提供一种从收缩卷积码中检出收缩位置的装置。延迟线电路包括多个串联的延迟元件，存储输入比特流一段预定长度的序列。逻辑门电路根据一奇偶校验多项式，和延迟线的部分延迟元件的输出相耦接，用来执行逻辑运算，产生数值串流。此数值串流根据可能收缩的位置累加，并且在所有可能的收缩位置中选择具有最小累加数值的位置确定为检出收缩位置。本发明可以检出各种收缩率的收缩卷积码的收缩位置，而且与现有技术相比，它结构比较简单，成本较低。本发明还相应提供一种确定检出收缩位置的方法。

主权项

1. 一种检出收缩卷积码中收缩位置的装置，所述检出的收缩位置对应于一第一输入比特串流，其特征在于，该装置包括：一第一延迟线电路，其包括多个串联的第一延迟元件，用来存储上述第一输入比特串流的第一预定长度序列；一第一逻辑门电路，其具有多个输入端，并其根据一多项式，分别接收上述部分第一延迟线电路的第一延迟元件的输出，用来对于上述第一延迟线电路部分的第一延迟元件的输出执行逻辑运算，产生一第一数值串流；一加法器，用来加总上述第一数值串流和一反馈数值串流，来形成一累加数值串流；一缓冲电路，具有多个缓冲元件，用来存储上述累加数值串流来形成上述反馈数值串流，其中上述反馈数值串流中的每一个数值与可能的收缩位置的其中一个相关；以及一选择器，用来根据上述反馈的数值串流，选择上述可能收缩位置的其中一个作为上述检出的收缩位置。