专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果11个,建议您升级VIP下载更多相关专利
  • [发明专利]数字通信装置及解码方法-CN200910170074.9有效
  • 邱荣梁;刘明伦 - 联发科技股份有限公司
  • 2009-09-02 - 2010-03-17 - H04L1/00
  • 一种数字通信装置及解码方法。所述数字通信装置包含突发错误侦测器、内部解码器以及外部解码器。突发错误侦测器依据错误检查方程式决定与数据流对应的突发噪声位置,并相应地产生突发错误指示符;内部解码器解码所述数据流以产生内部解码流,所述内部解码器包含擦除标记器,用于基于突发错误指示符对内部解码流执行擦除标记程序,以产生对应于内部解码流的擦除指示符;以及外部解码器解码与擦除指示符对应的内部解码流以产生接收器输出。以上所述数字通信装置及解码方法可增强通信系统的错误校正能力。
  • 数字通信装置解码方法
  • [发明专利]数字通信系统中计算误差度量的装置和方法-CN200710128144.5有效
  • 刘明伦;邱荣梁 - 联发科技股份有限公司
  • 2007-07-06 - 2008-09-10 - H04L1/20
  • 本发明提供了一种数字通信系统中计算误差度量的装置和方法。该装置包括:决定单元,用以接收输入数据流以产生至少一输入比特流。组合逻辑电路,耦接于决定单元,根据多项式误差校验方程式,对输入比特流的延迟比特和目前比特执行组合逻辑运算,以产生误差校验比特流。最后,累加器累加误差校验运算中结果为正确的试验次数,并且根据正确结果的次数,产生名义上的误差校验数。通过对输入比特流执行组合逻辑运算,以产生误差校验比特流,最终产生名义上的误差校验数,可以在数字通信系统中对误差度量进行更有效率的测量。
  • 数字通信系统计算误差度量装置方法
  • [发明专利]检出收缩卷积码中收缩位置的装置和方法-CN200710139030.0在审
  • 刘明伦;邱荣梁 - 联发科技股份有限公司
  • 2007-07-23 - 2008-08-20 - H04L1/00
  • 本发明提供一种从收缩卷积码中检出收缩位置的装置。延迟线电路包括多个串联的延迟元件,存储输入比特流一段预定长度的序列。逻辑门电路根据一奇偶校验多项式,和延迟线的部分延迟元件的输出相耦接,用来执行逻辑运算,产生数值串流。此数值串流根据可能收缩的位置累加,并且在所有可能的收缩位置中选择具有最小累加数值的位置确定为检出收缩位置。本发明可以检出各种收缩率的收缩卷积码的收缩位置,而且与现有技术相比,它结构比较简单,成本较低。本发明还相应提供一种确定检出收缩位置的方法。
  • 检出收缩卷积码位置装置方法
  • [发明专利]检测系统、检测方法以及检测装置-CN200710104792.7无效
  • 刘明伦;邱荣梁 - 联发科技股份有限公司
  • 2007-04-27 - 2008-04-02 - H04N7/26
  • 检测系统、检测方法以及检测装置,其中该检测系统为一种检测符号流中规律出现的符元(pattern)值的系统:包括检测器、第一存储器与第二存储器、第一指针与第二指针以及处理器。检测器将检测比特与预定值执行比较,并且当接收信号等于预定值时产生检测信号。第一存储器阵列具有K个存储单元,且第二存储器阵列具有W个存储单元。第一指针依序循环的指向第一存储器阵列中的每个存储单元。第二指针与第一指针相同。当接收到检测信号时,将第一指针或第二指针所指的存储单元的计数值增加1。处理器根据第一存储器阵列与第二存储器阵列的计数值判断是否检测到规律出现的符元(pattern)值。
  • 检测系统方法以及装置
  • [发明专利]检测穿刺位置的装置和方法-CN200710149101.5无效
  • 邱荣梁 - 联发科技股份有限公司
  • 2007-09-03 - 2008-03-12 - H04L1/00
  • 本发明涉及一种检测穿刺位置的装置和方法,以决定解穿刺程序的检出穿刺位置。首先接收符号流。切割单元对接收的符号流进行切割,并且以其代表性比特产生第一比特流。延迟线则延迟第一比特流,产生第二比特流。回旋解码器对接收的符号执行解穿刺和解码程序,以产生第三比特流。穿刺决定单元耦接至延迟线和回旋解码器,选择可能穿刺位置中的一个穿刺位置,传送指示此穿刺位置的穿刺位置信号,比较第二比特流和第三比特流以产生穿刺位置所对应的误差量,并且根据误差量,选择出可能穿刺位置中的一个做为检出穿刺位置。通过实施本发明提供的检测穿刺位置的装置和方法,不需要附加的编码/穿刺电路便可实现,简化了产品设计,节约了制造成本。
  • 检测穿刺位置装置方法
  • [发明专利]重新切割封包的系统及方法-CN200610139257.0无效
  • 陈奕甫;邱荣梁 - 联发科技股份有限公司
  • 2006-09-20 - 2007-08-29 - H04L12/56
  • 本发明提出重新切割封包的方法,此方法包括于接收第一比特流,并将第一比特流除以第一多项式g(x)以获得第二比特流;将第二比特流延迟第一延迟量以获得第三比特流;第三比特流于步骤乘上第二多项式b(x)以获得第四比特流;将第三比特流延迟第二延迟量以获得第六比特流;将第二比特流加上第四比特流以获得第五比特流;第六比特流乘上第一多项式g(x)以形成延迟过后的第一比特流;其中上述延迟后的第一比特流为重新切割后的封包。
  • 重新切割封包系统方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top