[发明专利]具有混合并行/串行总线接口的用户设备

摘要

一种用于一用户设备(UE)的混合并行/串行总线接口，包括一数据区块解多路复用装置，具有一输入，接收一数据区块并解多路复用成两组i细块；i偶数及一奇数组的并行至串行转换器，接收各组的i细块并转换各细块成一串行数据；一第一组i多路复用器；一第二组i解多路复用器，以接收偶数及奇数的串行数据并分别送出至一偶数缓冲器和一奇数缓冲器；i偶数组的串行至并行转换器，将所接收的偶数串行数据转换成偶数并行数据并输出该偶数并行数据；i奇数组的串行至并行转换器，将所接收的奇数串行数据转换成奇数并行数据并输出该奇数并行数据，一数据区块重建装置，将该偶数及奇数并行数据合并为该数据区块。

主权项

1.一种包含用于同步系统内的混合并行/串行总线接口的基站，该同步系统具有一相关第一时钟信号，该总线接口包含：一数据区域解多路复用装置，具有一输入以接收一数据区块，并将该数据区块解多路复用成两组i个细块，各个细块具有多个位；一偶数组及一奇数组并行至串行转换器，其各具有i个并行至串行转换器，各组的i个细块被发送至同步于一第二时钟信号的时钟信号速率的一组相应的并行至串行转换器，以将所接收的i个细块转换成一串行数据，其中该第二时钟信号是该第一时钟信号的一延迟时钟信号；一第一组i个多路复用器，于i条线路上，在该第二时钟信号的正边缘处串行传送该偶数组并行至串行转换器，并且于i条线路上，在该第二时钟信号的负边缘处串行传送来自该奇数组并行至串行转换器的数据；一第二组i个解多路复用器，以接收该偶数及奇数串行数据，并将所接收的偶数串行数据送出至一偶数缓冲器，而将奇数串行数据送出至一奇数缓冲器；一偶数组及一奇数组串行至并行转换器，其各具有i个串行至并行转换器，该偶数组的i个串行至并行转换器将所接收的偶数串行数据转换成偶数并行数据，并输出同步于该第二时钟信号的该偶数并行数据；以及该奇数组的i个串行至并行转换器将该所接收的奇数串行数据转换成奇数并行数据，并输出同步于该第二时钟信号的该奇数并行数据，以及一数据区块重建装置，以将该偶数及奇数并行数据合并为该数据区块。