[发明专利]像素阵列基板与液晶显示装置

摘要

一种像素阵列基板，包括基板、第一图案化导体层、第二图案化导体层与多个像素电极。第一图案化导体层包括多条扫描配线与多个栅极。第二图案化导体层包括多条数据配线、多个源极、多个漏极与多个电容电极。数据配线与扫描配线定义出多个像素区。电容电极与第一图案化导体层耦合为多个像素储存电容C_ST，漏极与对应的栅极在重叠的区域耦合为多个栅极/漏极电容C_GD，每个像素电极上方具有液晶电容C_LC。在至少一个像素区内，C_ST与C_GD的电容值的比值为α，C_LC与C_ST的电容值的比值为β，且C_ST可具有第一误差值，C_GD可具有第二误差值，其比值位于α(1+β)(1±50％)的范围内。

主权项

1、一种像素阵列基板，适用在液晶显示装置中，该像素阵列基板包括：基板；第一图案化导体层，配置于该基板上，该第一图案化导体层至少包括多条扫描配线与多个栅极，其中每一栅极与对应的该扫描配线连接；第二图案化导体层，配置于该基板上，该第二图案化导体层至少包括多条数据配线、多个源极、多个漏极与多个电容电极，其中这些数据配线与这些扫描配线定义出多个像素区，这些电容电极分别与该第一图案化导体层耦合为多个像素储存电容CST，每一漏极与对应的该栅极在彼此重叠的区域耦合为栅极/漏极电容CGD；以及多个像素电极，分别配置于该基板上的这些像素区中，每一像素电极与对应的该漏极及对应的该电容电极电连接，且每一像素电极上方具有液晶电容CLC，其中在至少一个该像素区内，该像素储存电容CST与该栅极/漏极电容CGD的电容值的比值为α，该液晶电容CLC与该像素储存电容CST的电容值的比值为β，且该像素储存电容CST可具有第一误差值，该栅极/漏极电容CGD可具有第二误差值，该第一误差值与该第二误差值的比值位于α(1+β)(1±50％)的范围内。