[发明专利]基于隔离方法的“软错误”抑制电路

摘要

基于隔离方法的“软错误”抑制电路属于高可靠性集成电路设计领域，其特征在于将电路中敏感节点之间用可控的传输门加以隔离，从而隔离“软错误”的传输途径，有效地抑制了“软错误”的发生。因此降低了“软错误”发生的可能性。

主权项

1.基于隔离方法的“软错误”抑制电路，其特征在于：针对SRAM单元，含有由两个反相器(INV2)、(INV1)构成的反馈存储环路；第1传输门，由NMOS管(M1)、PMOS管(M2)构成，该(M1)管、(M2)管的漏极互连后接反相器(INV2)的输出端(A)，该(M1)管的栅极接位线的控制线BL，该(M1)管、(M2)管的源极相互连接后接在反相器(INV1)的输入端(A’)，该(M2)管的栅极接地。第2传输门，由PMOS管(M3)、NMOS管(M4)构成，该(M3)管、(M4)管的漏极互连后接反相器(INV2)得输入端(C’)，该(M3)管的栅极接在位线的控制线BL，该(M3)、(M4)管的源极相连后接反相器(INV1)的输出端(C)，该(M3)管的栅极接地。在访问状态下，由位线选通送入的控制信号使得各传输门导通，数据被正常存入。在保持状态下，各传输门的NMOS管关闭，PMOS管导通，若两个反相器的输出端被中子击中，漏源极间电流ID，LIN即为中子打击下的冲击电流，用下式表示。$I_{D,\mathrm{LIN}}=k_n^{\prime }·\frac{W}{L}·[(V_{\mathrm{GS}}-V_{\mathrm{th}})V_{\mathrm{DS}}-\frac{V_{\mathrm{DS}}^2}{2}]$ 其中，VGS为栅源间电压；Vth为CMOS晶体管阈值电压；W、L为CMOS晶体管截面的宽和长度；VDS为漏源间电压；kn′为工艺特征参数；选择VGS、Vth和W/L，使中子打击得冲击电流ID，LIN减小，抑制了宇宙射线粒子打击到CMOS晶体管沟道上引发的以“软错误”为特征的电路功能的暂时异常的现象。