[发明专利]具有数据相关保持时间缩减机制的反相动态寄存器

摘要

一种动态逻辑寄存器，包括评估逻辑、延时逻辑、以及锁存逻辑。评估逻辑根据数据输入评估一逻辑函数。逻辑函数评估为第一状态或第二状态。延时逻辑产生截断信号，其中截断信号为延时的时钟信号，且该时钟与截断信号之间的延时包括保持时间，且当逻辑函数值为第一状态时，保持时间缩短。锁存逻辑响应时钟和截断信号以及预充电节点的状态，且在时钟信号的工作沿与截断信号的下一沿之间的评估周期，根据预充电节点的状态控制输出节点的状态，否则使所述输出节点处于三态状况。

主权项

1.一种反相动态逻辑寄存器，包括：一对互补评估器件，响应于时钟信号；评估逻辑，连接在所述一对互补评估器件之间的预充电节点处，被配置用于根据至少一个输入数据信号评估一逻辑函数，其中所述逻辑函数评估为第一状态或第二状态；延时逻辑，其与所述时钟信号连接，被配置用于产生截断信号，其中所述截断信号为延时的所述时钟信号，且其中所述时钟与截断信号之间的延时包含保持时间，且其中当所述逻辑函数评估为所述第一状态时所述保持时间缩短；以及锁存逻辑，响应于所述时钟和截断信号以及所述预充电节点的状态，被配置用于在所述时钟信号的工作沿与所述截断信号的下一沿之间的评估周期根据所述预充电节点的状态控制输出节点的状态，否则用于使所述输出节点处于三态状况。