[发明专利]可重构处理器或装置

摘要

本发明所要解决的技术问题是实现现有的可重构处理器或装置不能实现的、可以进行没有所输入的数据损失且没有数据运算处理性能的劣化的逻辑变更的可重构处理器或装置。通过本申请的仅将输入的数据中运算所需的数据分配给可重构运算单元的方式、和在输入运算不需要的数据时利用在可重构运算单元中发生的无运算时间来变更可重构的运算单元的装载逻辑的方式，来实现所述处理器或装置。

主权项

1、一种可重构处理器，具有可安装任意逻辑的一个或多个可重构电路，其特征在于，包括：输入数据分割部，分割由处理器输入的数据，来生成多个分割数据，并将该多个分割数据的一部分输出到所述可重构电路；一个或多个重定时输出缓存器，暂时存储所述可重构电路所输出的数据和所述分割部所输出的剩余的分割数据，并使定时一致地输出；输出数据结合部，将从重定时输出缓存器中使定时一致地读出的数据结合，输出到处理器外部；在从所述数据输入到处理器开始到输出到处理器外部为止的时间中的、所述可重构电路中不进行运算处理的时间中，变更在可重构电路上装载的逻辑。