[发明专利]芯片测试机制与相关方法

摘要

本发明涉及一种芯片测试机制与相关方法。本发明在芯片的高速总线的接口电路内建立内部的内回路；当要为芯片进行输入输出测试时，使该高速总线接口电路发出信息并经由内回路接收本身所发出的信息，以此来验证芯片的输入输出功能与时序。由于本发明通过内回路来进行芯片的输入输出测试，故本发明不需使用昂贵的外接高频测试器即可进行全功能的高频输入输出测试，因此可大幅节省测试成本，也能真正测试芯片在通常高频操作下的情况；此外，本发明还可在晶圆阶段就直接进行全功能输入输出测试。

主权项

1、一种芯片测试机制，用于测试该芯片的输入输出功能，其中该芯片一端连接有一高速总线，一端连接至少一低速总线，该芯片测试机制包括：一核心电路，用于主控一数据信号存取的编码/译码；以及一高速总线接口电路，连接在该核心电路与该高速总线之间，包含有一传输机制以及一接收机制，用于传送该数据信号至该高速总线端，或接收由该高速总线端传送过来的该数据信号；其中当测试该芯片时，在该高速总线接口电路中建立一内回路，使得一测试信号可由该高速总线接口电路的传输机制所传输，经由该内回路而由该高速总线接口电路的接收机制所接收。